- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单片机课程课后作业班级: 学号:姓名: 作业要求:1 将例5.3.1改为使用中断法读取A/D数据 2 画出Proteus原理图3 写出Keil编程程序原理部分1.1 51单片机的中断体系结构 80C51的中断系统有5个中断源(8052有 6个),2个优先级,可实现二级中断嵌套。MCS-51系列单片机中断系统的机构如下:图1中断系统机构组成51单片机的中断体系结构与中断系统相关的特殊寄存器:1)中断允许控制寄存器(IE)------ 控制各中断的开放和屏蔽2)中断优先级控制寄存器(IP)------设置各中断的优先级3)定时器/计数器控制寄存器(TCON)----定时器和外部中断的控制4)串行口控制寄存器(SCON)------串行中断的控制中断类型分为三类:1)T0、T1是2个定时器/计数器中断,由片内定时器提供;2)INT0、INT1是2个外部中断,由引脚P3.2和P3.2提供;3)RX、TX为串行口中断所用,由片内串口提供。图2 51单片机的中断体系结构1、(P3.2)/(P3.3)可由IT0(TCON.0)/IT1(TCON.2)选择其为低电平有效还是下降沿有效。当CPU检测到P3.2/P3.3引脚上出现有效的中断信号时,中断标志IE0(TCON.1)/IE1(TCON.3)置1,向CPU申请中断。3、TF0(TCON.5)/TF1(TCON.7),片内定时/计数器T0/T1溢出中断请求标志。当定时/计数器T0/T1发生溢出时,置位TF0/TF1,并向CPU申请中断。5、RI(SCON.0)或TI(SCON.1),串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI,向CPU申请中断。上述只是向CPU申请中断,如果要得到CPU的相应,还要设置相应的中断允许IE和优先级IP,中断方能的到响应。1)定时器中断的使用(以定时器0为例) …… TMOD |= 0x01 | 0x04; //使用模式1,16位计数器,使用|符号可以在使用多个定时器时不受影响 TH0=0xFF; //给定初值 TL0=245; //从245计数到255 EA=1; //总中断打开 ET0=1; //定时器中断打开 TR0=1; //定时器开关打开void Timer0_isr(void) interrupt 1 using 1 //中断服务程序{ TH0=0xFF; //重新给定初值 TL0=245; ……}2)外部中断的使用(以外部中断0为例) ………… EA=1; //全局中断开 EX0=1; //外部中断0开 IT0=0; //电平触发void ISR_Key(void) interrupt 0 using 1 //中断服务程序{…………}在这次作业中,我所采用的中断程序为外部中断01.2 ADC0804转换的基本原理1.工作原理:所谓 A/D转换器就是模拟/ 数字转换器(ADC),是将输入的模拟信号转换成数字信号。信号输入端可以是传感器或转换器的输出,而 ADC的数字信号也可能提供给微处理器,以便广泛地应用。 2. ADC0804引脚图如下:8 位 COMS依次逼近型的 A/D转换器. 三态锁定输 出 存取时间:135US 分辨率:8 位 转换时间:100US 总误差:正负 1LSB 工作温度:ADC0804LCN---0~70 度 图3 ADC0804引脚图3.引脚说明/CS(引脚1)芯片选择信号,低电平有效 /RD(引脚 2) 外部读取转换结 果的控制输出信号。/RD为 HI 时,DB0~DB7处理高阻抗:/RD为 LO时, 数字数据才会输出。 /WR(引脚 3)用来启动转换的控制输入,相当于 ADC的转换开始(/CS=0 时), 当 /WR由 HI变为 LO时,转换器被清除:当/WR回到 HI 时,转换正式开始。 CS 、RD 、WR (引脚1、2、3):是数字控制输入端,满足标准TTL 逻辑电平。其中CS 和WR 用来控制A/D 转换的启 动信号。CS 、RD 用来读A/D 转换的结果,当它们同时为低电平时,输出数据锁存器DB0~DB7 各端上出现8 位并行二进制数码。CLKI(引脚4)和CLKR(引脚19):ADC0801~0805 片内有时钟电路,只要在外部“CLKI”和“CLKR”两端外接一对电阻电容即可产生 A/D 转换所要求的时钟,其振荡频率为fCLK≈1/1.1RC。其典型应用参数为:R=10KΩ,C=150PF,fCLK≈640KHZ,转换速度为100μs。若采用外部时钟,则外部fCLK 可从CLKI 端送入,
您可能关注的文档
最近下载
- 2025中信银行信用卡中心银川分中心招聘笔试备考试题及答案解析.docx
- 2025年金华职业技术学院单招职业倾向性测试题库及参考答案.docx VIP
- 武汉市2025届高中毕业生四月调研考试(四调)数学试卷(含答案).pdf
- 陕西西安市长安城乡建设开发公司招聘笔试题库2024.pdf VIP
- MEMS传感器和智能传感器的发展.docx VIP
- 中学英语课堂教育教学评价策略的研究结题报告.docx
- 运筹学(中国人民解放军陆军工程大学)中国大学MOOC慕课章节测验答案.pdf
- 内蒙古风能、太阳能资源.doc VIP
- 金丽衢十二校2024学年2025届高三第二次联考生物试卷(含答案).pdf
- 《中医骨伤科学》课件—— 肘关节脱位.pptx VIP
文档评论(0)