第三章 组合逻辑电路课题.ppt

* 1、超前进位加法器74283 * 　　例1、设计一个将8421BCD码转换为余3码的代码转换电路。 * 第一种方法：用基本门电路实现（小规模集成电路） 　　解：第一步分析，因为要将8421BCD码转换成余3代码，所以代码转换电路有4个输入和4个输出，由于四位二进制码有16种不同组合，但无论8421BCD码或余3代码都只使用其中的十种组合，因而有六种组合是不许出现的，如果用A、B、C、D分别表示8421BCD码的4个输入数位，W、X、Y、Z分别表示余3码的4个输出数位，则它们的逻辑关系真值表如下所示： * A B C D W X Y Z 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 第二步　建立真值表 * A B C D W X Y Z 1 0 1 0 d d d d 1 0 1 1 d d d d 1 1 0 0 d d d d 1 1 0 1 d d d d 1 1 1 0 d d d d 1 1 1 1 d d d d (续上页) * 第三步 根据真值表列出函数表达式 由表列出各函数表达式 W( A,B,C,D)=?m(5,6,7,8,9)+ d(10,11,12,13,14,15) ? X( A,B,C,D)=?m(1,2,3,4,9)+ d (10,11,12,13,14,15) Y( A,B,C,D)=?m(0,3,4,7,8)+ d (10,11,12,13,14,15) Z( A,B,C,D)=?m(0,2,4,6,8)+ d (10,11,12,13,14,15) ? ? ? * 第四步　化简函数表达式 将上述函数分别表示在卡诺图上，如图 0 0 d 1 0 1 d 1 0 1 d d 0 1 d d 0 1 d 0 1 0 d 1 1 0 d d 1 0 d d AB CD AB CD 00 01 11 10 00 00 00 01 01 01 10 10 10 11 11 11 W= A+BC+BD X= BC+BD+BC D * 1 1 d 1 0 0 d 0 1 1 d d 0 0 d d 1 1 d 1 0 0 d 0 0 0 d d 1 1 d d AB CD AB CD 00 01 11 10 00 00 00 01 01 01 10 10 10 11 11 11 Y= CD+C D Z= D 第五步　画出对应的逻辑电路图 * Y X W Z C B C D A D B 从8421到余三代码的转换电路。 * 第二种方法：8421BCD码加3（0011）就得到余3码，因此，可以利用加法器实现。 74283 F4 F3 F2 F1 FC4 A4 A3 A2 A1 B4 B3 B2 B1 C0 0 0 0 1 1 余3码 BCD码 * 在数字系统中，常常要对两个数进行比较。两个数的比较是一种逻辑运算，它确定其中一个数是大于、小于还是等于另一个数。用来比较A和B两个正数而确定其相对大小的逻辑电路称为数值比较器。常用的中规模集成电路数值比较器有四位数值比较器和八位比较器等。 2、数值比较器 * 集成数字比较器7485 * 例2、比较两个8位二进制数 设比较的两个二进制数为A和B。 用四位数值比较器实现两个八位二进制数的比较，需将八位数分成高四位和低四位两组，分别接至低位数值比较器和高位数值比较器，再将低位数值比较器和高位数值比较器以串联方式级联起来，如图所示。 * * 6.3 译码器 译码器是组合逻辑电路的一个重要的器件，可以分为：变量译码和显示译码两类。　　变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类；显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般分为驱动LED和驱动LCD两类。 　　 * 变量译码 　　变量译码器是一个将n个输入变