数字电路与逻辑设计_2013_11.pptVIP

数字电路与逻辑设计 张林行 第5章：组合逻辑电路 5-1 概述 5-2 组合逻辑电路分析 5-3 组合逻辑设计 5-4 竞争与冒险 硬件描述语言： HDL ：Hardware Description Language 硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或CPLD/FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。 VHDL：超高速集成电路硬件描述语言 二、VHDL程序结构 VHDL程序示例： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; 三、VHDL中的数据对象、数据类型及运算 VHDL中的数据对象： 常量 Constant 常量名称: 数据类型 :=给定值； 信号： Signal 信号名称: 数据类型 [:=初始值]； 变量： Variabl