第11章可编程并行接口芯片(免费阅读).pptVIP

第11章 可编程并行接口芯片8255A 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 11.1 8255 的引脚功能和编程结构 第11章 可编程并行接口芯片8255A 11.2 8255A 的编程 11.2 8255A 的编程 第11章 可编程并行接口芯片8255A 11.3 8255A 的工作方式 11.3 8255A 的工作方式 11.3 8255A 的工作方式 11.3 8255A 的工作方式 11.3 8255A 的工作方式 11.3 8255A 的工作方式 11.3 8255A 的工作方式 11.3 8255A 的工作方式 第11章 可编程并行接口芯片8255A 11.4 并行接口应用举例 （到CPU） 输入设备 PC4 PC5 PC3 INTE A PA7~PA0 PC6,7 STBA IBFA INTRA I/O（2） RD D7~D0 A口 INTE :中断允许信号 控制8255A是否能向CPU发中断请求。通过软件置1或清0。 通过写入置位复位控制字来设置PC4，可以实现INTE A的置1和清0。 INTE A置1：允许A口中断。 INTE A清0：禁止A口中断。 注：INTE A无外部引脚，PC4引脚上出现高电平或低电平，不会改变中断允许触发器的状态。 （到CPU） 输入设备 PC4 PC5 PC3 INTE A PA7~PA0 PC6,7 STBA IBFA INTRA I/O（2） RD D7~D0 A口 INTR :中断请求信号 8255A向CPU发送的中断请求信号。当STB，IBF和INTE A都为高电平时有效。 STB INTR RD 来自外设数据 D7~0 输入到PA,PB 读数据到CPU IBF 外设数据送PA7～PA0，向8255A发负脉冲，选通信号/STBA（PC4低），外设输入数据锁存到8255A的输入锁存器。 经tSIB时间后，IBFA（输入缓冲器满信号）为高，作为对输入设备的应答信号，用于通知外设输入缓冲器已满，不要再送新的数据过来。 经tSIT时间后，若/STBA，IBFA和INTEA同时为高，INTRA有效(PC3高)，向CPU发中断请求，CPU响应中断后，通过执行中断服务程序中的IN指令，使读信号/RD有效(/RD低) 经tRIT时间后，使INTRA变低，清中断。 /RD结束，数据已读入，经tRIB时间，IBFA变低（PC5低）表示缓冲器已空，一次数据输入过程结束，通知外设可再送一个新数据来。 （到CPU） 输入设备 PC4 PC5 PC3 INTE A PA7~PA0 PC6,7 STBA IBFA INTRA I/O（2） RD D7~D0 A口 外设数据送PA7～PA0，向8255A发负脉冲，选通信号/STBA（PC4低），外设输入数据锁存到8255A的输入锁存器。 0 经tSIB时间后，IBFA（输入缓冲器满信号）为高，它作为对输入设备的应答信号，用于通知外设输入缓冲器已满，不要再送新的数据过来。（PC5高） 1 （到CPU） 输入设备 PC4 PC5 PC3 INTE A PA7~PA0 PC6,7 STBA IBFA INTRA I/O（2） RD D7~D0 A口 经tSIT时间后，若/STBA，IBFA和INTEA同时为高，INTRA有效(PC3高)，向CPU发中断请求，CPU响应中断后，通过执行中断服务程序中的IN指令，使读信号/RD有效(/RD低) 1 1 1 0 1 （到CPU） 输入设备 PC4 PC5 PC3 INTE A PA7~PA0 PC6,7 STBA IBFA INTRA I/O（2） RD D7~D0 A口 经tRIT时间后，使INTRA变低，清中断。 1 0 /RD结束，数据已读入，经tRIB时间，IBFA变低（PC5低）表示缓冲器已空，一次数据输入过程结束，通知外设可再送一个新数据来。 0 1 1 0 注：INTE无外部引脚，INTEA、INTEB分别由置位/复位控制字中PC4和PC2控制，置1则允许中断。 方式 1 (选通输入输出) 选通输出方式 A口工作在方式1输出时的控制字 1 │ 0 │ 1 │0 │I/O│X │X │X 方式 1 端口A输出 PC4,5 1——输入 0——输出 D7│D6│ D5│D4│D3│D2│D1│D0 （到CPU） 输出设备