第14章触发器电路(免费阅读).pptVIP

14.1 基本RS触发器 14.1.2　或非门组成的基本RS触发器 14.1.3 应用举例 为了解决时钟控制R-S触发器在输入端R、S同时为1时状态不确定的问题，可对时钟控制R-S触发器的控制电路稍加修改，使之变成如右图所示的形式，这样便形成了只有一个输入端的D触发器。 在时钟控制R-S触发器中增加两条反馈线，将触发器的输出和交叉反馈到两个控制门的输入端，并把原来的输入端S改成J，R改成K，即可改进成J-K触发器。 J-K触发器的逻辑图和逻辑符号如右图所示。 T触发器又称为计数触发器。如果把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示，就构成了T触发器。相应的逻辑图和逻辑符号分别如图所示。 触发器状态转移被控制在一个约定的时间间隔内的钟控方式被称为电位触发方式。 前面介绍的几种能够钟控触发器均是电位触发方式 时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足： 输入信号依然存在约束条件，即R、S不能同时为1；（D、T、J-K触发器可解决之） 可能出现“空翻”现象。 什么叫“空翻”？ 　　所谓“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。 空翻是电位触发方式的钟控触发器存在的一个共同问题。 同步触发器的空翻 引起空翻的原因是什么？ 原因是在时钟脉冲作用期间，输入信号直接控制着触发器状态的变化。即当时钟CP=1时，输入信号R、S发生变化，触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。 　　 “空翻”将造成状态的不确定和系统工作的混乱，这是不允许的。 　　为了解决“空翻”问题，通常采用主从结构和维持阻塞结构。 主从JK触发器电路结构 JK触发器的特性方程 RS触发器的特性方程： Qn+1=S+RQn R·S=0 (约束方程) 由图可得： S=JQn R=KQn 主从JK触发器的特性方程： Qn+1=JQn+KQn JK触发器的逻辑功能 J=1、K=0时，Qn+1=1， 置“1”； J=0、K=1时，Qn+1=0， 置“0”； J=0、K=0时，Qn+1=Qn， 保 持； J=1、K=1时，Qn+1=Qn， 计 数。 JK触发器的功能表 主从触发器的动作特点 触发器的翻转分两步动作：第一步，在CP=1的期间主触发器接受输入端的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转。 主从JK触发器有一次翻转现象，即在CP=1期间， 状态只能翻转一次。 主从JK触发器的一次翻转现象 主从JK触发器的波形图 典型维持阻塞D触发器的逻辑图和逻辑符号分别如图 (a)和图(b) 所示。 若输入D=1，在时钟脉冲的上升沿，把“1”送入触发器，使 Q = 1,　 Q = 0。在触发器进入“1”状态后，由于置1维持线和置0阻塞线（S）的低电平0的作用，即使输入端D由1变为0，触发器的“1”状态维持不变； 若输入D=0，时钟脉冲的上升沿将使触发器的状态变为 Q = 0, Q = 0 。由于置0维持线(R)和置1阻塞线(A)为低电平0，所以，即使输入端D由0变为1，触发器的状态也维持0态不变。 　　可见，该电路保证了触发器的状态在时钟脉冲作用期间只变化一次 。 该触发器在上升沿过后的时钟脉冲期间，D的值可以随意改变，触发器的状态始终以时钟脉冲上升沿时所采样的值为准。由于利用了脉冲的边沿作用和维持阻塞作用，从而有效地防止了“空翻”现象。 维持阻塞D触发器的逻辑功能与前述D触发器的逻辑功能完全相同。 　　实际中使用的维持阻塞D触发器有时具有几个D输入端，此时，各输入之间是相“与”的关系。例如，当有三个输入端D1、D2和D3时，其次态方程是 边沿D触发器的波形图 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 图4-8 同步RS触发器的空翻现象 1 2 3 下面介绍几种能克服空翻的触发器。 14.3.1 　主从R-S触发器 1.电路组成及逻辑符号 （a）主从RS触发器逻辑电路 （b）主从RS触发器逻辑符号 主触发器：同步RS触发器（FF2），其状态由输入信号决定 从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定 表示触发器靠CP下降沿触发 表示主从触发方式 14.3 集成触发器 2. 工作原理 （1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由R和S来决定。 （2）当CP由1跳到0时（或称CP脉冲下降沿到