第2章IA32结构微处理器及其体系结构.ppt

* READY：由存储器或IO接口发来的响应信号。告诉CPU，准备就绪。每个总线周期都会检查READY，无效则插入TW等待周期 * BHE／S7(bus high enable/status)高8位数据总线允许／状态复用引脚(输出) 在总线周期的T1状态，8086在BHE／S7引脚输出BHE信号，表示高8位数据总线D15～D8上的数据有效。在T2，T3，TW和T4状态，BHE／S7引脚输出状态信号S7。不过，在当前的芯片(8086，8086-1，8086-2)设计中，S7并未被赋予任何实际意义。 在8088系统中，第34脚不是BHE7／S7，而是被赋予另外的信号。在最大模式时，此引脚恒为高电平；在最小模式中，则为SS0，它和DT／R，M／IO一起决定了8088芯片当前总线周期的读／写动作。 * 8086微处理器是40pin 双列直插式封装，20根地址线/16根数据线分时复用，通过锁存器和缓冲器（三态门）把微处理器的复用引脚分别连在系统的地址总线和数据总线上。一般的使用方法是：首先在复用引脚上传送地址信号并保存在锁存器中；然后在复用引脚传送数据信号并用缓冲器增强带载能力。 8086微处理器设计了两种工作方式，可以通过MN/MX引脚选择是处于单一处理器的小工作模式(MN)还是处于多处理器的大工作模式(MX)。同样是40根引脚，但是在不同工作模式时，部分引脚的定义又有所不同。 * * * * * 8284A除提供恒定的时钟信号外，对外界输入的就绪信号RDY和复位信号RES进行同步。 * 外界的就绪信号RDY输入8284A，经时钟的下降沿同步后，输出READY信号作为8086的就绪信号READY； 同样，外界的复位信号RES/-输入8284A，经整形并由时钟的下降沿同步后，输出RESET信号作8086的复位信号RESET(其宽度不得小于4个时钟周期)。 * 外界的就绪信号RDY输入8284A，经时钟的下降沿同步后，输出READY信号作为8086的就绪信号READY； 同样，外界的复位信号RES/-输入8284A，经整形并由时钟的下降沿同步后，输出RESET信号作8086的复位信号RESET(其宽度不得小于4个时钟周期)。 * 斯密特触发器又称斯密特与非门，是具有滞后特性的数字传输门. ①电路具有两个阈值电压,分别称为正向阈值电压和负向阈值电压②与双稳态触发器和单稳态触发器不同,施密特触发器属于电平触发型电路,不依赖于边沿陡峭的脉冲.  　　它是一种阈值开关电路，具有突变输入——输出特性的门电路.这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变. 　　当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电压Vi由高变低，到达V-，输出电压发生突变，因而出现输出电压变化滞后的现象，可以看出对于要求一定延迟启动的电路，它是特别适用的. 　　从IC内部的逻辑符号和“与非”门的逻辑符号相比略有不同，增加了一个类似方框的图形，该图形正是代表斯密特触发器一个重要的滞后特性。当把输入端并接成非门时，它们的输入、输出特性是：当输入电压V1上升到VT＋电平时，触发器翻转，输出负跳变；过了一段时间输入电压回降到VT＋电平时，输出并不回到初始状态而需输入V1继续下降到VT－电平时，输出才翻转至高电平（正跳变），这种现象称它为滞后特性，VT＋—VT－=△VT。△VT称为斯密特触发器的滞后电压。△VT与IC的电源电压有关，当电源电压提高时，△VT略有增加，一般△VT值在3V左右。因斯密特触发器具有电压的滞后特性，常用它对脉冲波形整形，使波形的上升沿或下降沿变得陡直；还可以用它作电压幅度鉴别。在数字电路中它也是很常用的器件。  * * 是指在二个总线周期之间的时间间隔(总线处在空闲状态)。若为3个时钟周期，则空闲周期为3个Ti。 * 总线读周期: 在T1状态，CPU向多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。 在T2状态，CPU从总线上撤消地址。而使总线的低1 6位置成高阻状态，为传输数据作准备。总线的最高4位(A9～A16)用来输出总线周期状态信息。 这些状态信息用来表示中断允许状态、当前正在使用的段寄存器情况等。 在T3状态，多路总线的高4位继续提供状态信息，而多路总线的低1 6位(8088则为低8位)上出现由CPU写出的数据或者CPU从存储器或从端口读入的数据。 外设或存储器会通过READY信号线在T3状态启动之前向CPU发一个“数据未准备好”信号。于是CPU会在T3之后插人一个或多个附加的时钟周期Tw, Tw也叫等待状态，在Tw状态，总线上的信息情况和T3状态的信息状态一样。 当指定的存储器或外设完成数据传送时，便在READY线上发出准备好信号，CPU接收到这一信号后，会