第2章8086微处理器及其系统结构(免费阅读).pptVIP

第2章 8086微处理器及其系统结构 本章主要内容 2.1 8086微处理器 2.2　总线周期与总线结构 2.3　8086总线操作时序 2.1 8086微处理器 2.1.1 8086CPU的内部结构 执行单元EU EU的功能是从BIU的指令队列中取出指令代码，执行指令所规定的操作。 主要有两种类型的操作： (a) 算术/逻辑运算； (b) 按寻址要求计算出16位偏移地址。 8086内部结构 (1)算术逻辑单元ALU 进行算术、逻辑运算，或按寻址方式计算出寻址单元的16位偏移量。 (2)标志寄存器F 用来反映CPU最近一次运算结果的状态特征或存放控制标志。 (3)数据暂存寄存器 协助ALU完成运算，暂存参加运算的数据。 (4)通用寄存器组 AX、BX、CX、DX和SP、BP与SI、DI。 (5)EU控制电路 接收从BIU中指令队列取来的指令，经过指令译码形成各种定时控制信号，对EU的各个部件实现特定的定时操作。 2. 总线接口单元BIU 根据EU的请求，负责实现CPU与存贮器或I/O设备之间的数据传送。 (1)指令队列缓冲器 其作用相当于早期CPU中的六个(字节)指令寄存器IR 。 (2)地址加法器和段寄存器 用于实现从逻辑地址，到物理地址的转换运算。 (3)指令指针寄存器IP 用于存放BIU将要取的一下条指令的段内偏移地址。 (4)总线控制电路与内部通讯寄存器 总线控制电路用于产生外部总线操作时的相关控制信号。 内部通讯寄存器用于暂存BIU与EU之间交换的信息。 2.1.2 8086CPU内部寄存器 1.段寄存器 (1)为什么要设置段寄存器 如何用16位数据处理能力，实现20位地址的寻址呢? 逻辑地址由两部分组成: 段基址：偏移量 物理地址= 段基址×10H + 偏移量 段起始地址 【例2-1】试将逻辑地址 3021H：26A1H 转换成物理地址。 解：计算如下： 0 + 3 2 8 B 1 H (2) 段寄存器的功能 用于存放CPU当前可以访问的4个逻辑段的基址。 (3) 信息的分段存储与段寄存器的关系 段寄存器的利用使存储器地址空间扩大到1兆字节； 为信息按特征分段存储和信息安全管理带来了方便。 2. 通用寄存器 (1) 数据寄存器 16位寄存器：AX、BX、CX和DX； 8位寄存器：AH、AL、BH、BL、CH、CL、DH和DL。 (2) 地址指针和变址寄存器 ① 设置地址指针和变址寄存器的目的 缩短了指令码的长度； 提高了指令寻址的灵活性。 ② 地址指针和变址寄存器功能 对存储器寻址时，用于存放段内偏移地址的全部或一部分。 SP堆栈指针和BP基址指针寄存器 通常用来作为地址指针，其段基址由段寄存器SS提供。 SI和DI变址寄存器 在字符串操作指令中，SI用作源变址寄存器，DI用作目的变址寄存器。 3.控制寄存器 (1) 指令指针寄存器IP 用于控制程序中指令的执行顺序。 如图2-7所示。 (2) 标志寄存器F 六个是状态标志，三个为控制标志； 唯一能按位操作的16位寄存器 只定义了其中的9位，其余7位不用 2.1.3 8086CPU的外部引脚及功能 地址/数据总线 AD15～AD0(双向、三态) 在总线周期的第一个时钟周期T1，输出低16位地址(记为A15～A0)； 而在总线周期的其他时钟周期内，用于传送数据。 当CPU处于“保持响应”状态时，这些引脚处于高阻隔离状态。 2.地址/状态线 A19/S6～A16/S3(输出、三态) 在总线周期的第一个时钟周期T1时，输出地址的高4位(A19～A16)； 在其他的时钟周期，输出状态信号。 S3和S4：表示正在使用的是哪个段寄存器，如表2-2所示。 S5：指示IF的当前状态。 S6：则始终输出低电平(“0”)，以表示8086当前连在总线上。 3. 控制总线 读控制信号线RD(输出、三态) 表示CPU正在进行读存储器或读I/O端口的操作。 是对内存单元还是对I/O端口读取数据，取决于M / IO信号。 在系统总线进入“保持响应”期间，被浮空。 (2) 准备好信号READY (输入) 是由被访问的存储器或I/O端口发来的响应信号； 当