第4章NiosII外围设备(免费阅读).ppt

4.11 带Avalon接口的邮箱内核 软件编程 文件altera_avalon_mailbox.h声明alt_mailbox_dev结构体以及访问邮箱内核的函数。 函数名称 描　　述 altera_avalon_mailbox_close( ) 关闭邮箱句柄的使用 altera_avalon_mailbox_get( ) 如果出现了一个值就返回消息，但不阻塞等待消息 altera_avalon_mailbox_open( ) 获取邮箱句柄，使所有其它函数都能访问邮箱内核 altera_avalon_mailbox_pend( ) 等待邮箱中的消息，如果没有消息出现将阻塞（一直等） altera_avalon_mailbox_post( ) 发送消息到邮箱 邮箱SPI函数 第4章 目录 4.1 并行输入/输出(PIO)内核 4.2 SDRAM控制器内核 4.3 CFI(通用Flash)控制器内核 4.4 EPCS控制器内核 4.5 定时器内核 4.6 UART内核 4.7 JTAG_UART内核 4.8 SPI内核 4.9 DMA内核 4.10 带Avalon接口的互斥内核 4.11 带Avalon接口的邮箱内核 4.12 System ID内核 4.12 System ID内核 System ID寄存器描述 系统ID内核提供只读的Avalon从控制器接口。 系统ID内核寄存器映射 偏移量 寄存器名称 R/W 位描述 31…0 0 id R SOPC Builder系统ID 1 timestamp R SOPC Builder生成时间 4.12 System ID内核 System ID寄存器描述 使用系统ID内核有两种基本的方法： 其一，在下载新的软件到系统之前验证系统ID。 其二，复位后检查系统ID。 4.12 System ID内核 软件编程 Altera为NiosII处理器用户提供定义系统ID内核寄存器的HAL系统库头文件和一个访问程序alt_Avalon_sysid_test( )，该程序返回一个值来指示软件期望的系统ID是否匹配系统ID内核。 4.6 UART内核 UART内核综述 RS-232接口 发送逻辑 接收逻辑 波特率生成 4.6 UART内核 UART内核的寄存器描述 偏移量 寄存器名称 R/W 描述/寄存器位 15…13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 接收数据(rxdata) RO ① ② ② 接收数据 1 发送数据(txdata) WO ① ② ② 发送数据 2 状态(status) ③ RW ① eop cts dcts ⑴ e rrdy trdy tmt toe roe brk fe pe 3 控制(control) RW ① ieop rts idcts trbk ie irrdy itrdy itmt itoe iroe ibrk ife ipe 4 除数(divisor) ④ RW 波特率除数 5 数据包结束符(endopacket) ④ RW ① ② ② 数据包结束符值 UART内核寄存器映射 发送数据(txdata) 接收数据 (rxdata) 状态(status)③ 控制(control) 除数(divisor) ④ 数据包结束符 (endopacket) ④ 4.6 UART内核 － UART 内 核 配 置 页 Baud Rate：波特率设置 数据位设置 流控制 流数据控制 4.6 UART内核 软件编程 HAL系统支持 驱动程序选项 Ioctl()操作 软件文件 第4章 目录 4.1 并行输入/输出(PIO)内核 4.2 SDRAM控制器内核 4.3 CFI(通用Flash)控制器内核 4.4 EPCS控制器内核 4.5 定时器内核 4.6 UART内核 4.7 JTAG_UART内核 4.8 SPI内核 4.9 DMA内核 4.10 带Avalon接口的互斥内核 4.11 带Avalon接口的邮箱内核 4.12 System ID内核 4.7 JTAG_UART内核 JTAG_UART内核综述 JTAG UART内核通过Avalon从控制器接口连接到Avalon总线。JTAG UART内核包含2个32位寄存器（数据和控制），它们可通过Avalon从控制器端口进行存取。Avalon主控制器访问寄存器来控制内核并在JTAG连接上传输数据。JTAG UART内核提供高电平有效的中断输出，该输出在读FIFO几乎为满或写FIFO几乎为空时申请一个中断。 有读写FIFO也是JTAG UART内核与UART内核的不同点之一。FIFO可以改善JTAG连接的带宽。FIFO深度可由用户设置。 4.