数电课程设计多功能数字钟解答.doc

课 程 设 计 课程名称___数字电子技术课程设计 __ 题目名称___多功能数字钟的电路设计_ 学生学院___物理与光电工程学院___ 专业班级___08光信息与科学技术2班_ 学 号___3108009486_________ 学生姓名___伍国章_____________ 指导教师___黄老师___________ 2010 年 06 月 9 日 一、设计题目 多功能数字钟的电路设计 数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。 1）掌握数字钟的设计、组装与调试方法。 2）熟悉集成电路的使用方法。 二、 设计任务与要求 1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2）具有校准时、分的功能。 3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。 选做： 1）闹钟功能，可按设定的时间闹时。 2）日历显示功能。将时间的显示增加“年”、“月”、“日”。 三、 原理电路 一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。 振荡器单元电路设计 方案一：晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，如图1.2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。 图1.2 CMOS晶体振荡器(仿真电路) 图1.2所示电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 方案二：555定时器与RC组成的多谐振荡器 如果精度要求不高可以采用由集成电路定时器555与RC组成的多谐振荡器。设振荡频率f0＝103Hz，电路参数如图 555多谐振荡器原理电路及工作波形 本设计采用方案一，单元电路连接、各参数及产生的波形如下图所示： ２、分频器单元电路设计 通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Ｈz的振荡信号分频为1ＨZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。 方案一： 可选用14级二进制串行计数/分频器CD4060得到精确频率。 CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz。欲得到1秒信号，还需要加入分频电路。 图2 秒脉冲产生电路 方案二：利用计数器级联 选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好 获得1Hz标准秒脉冲。其电路图如下： 由于CD4060在MULTISIM中仿真不了，所以本设计采用三片74HC161和一片74HC160IC级联，构成2^15分频器。单元电路连接如下图所示： ３、计数器单元电路设计 时间计数单元有时计数、分计数和秒计数等几个部分。 时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。 可用于计数的芯片很多，比如可预置的 4 位二进制同步计数器 24进制计数器 由74ls160构成的二十四进制计数器，将一片74ls160设计成四进制加法计数器，另一片设置二进制加法计数器。即个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下: 4、译码驱动及显示单元电路设