数字式定时开关解答.doc

摘要 “日出而作，日没而息”是人类在低水平生产力的农耕时代的生活规律 图1.1 系统组成图 2.2 系统工作原理 本设计通过秒脉冲作为减计数器的cp脉冲，每来一个cp，减1计数，同时通过译码器，将数值数码管显示。当计数值减到0时，电路报警，并断开需要控制的电路。通过外部的开关可实现置数，重新计时。下面详细叙述电路工作流程。 秒脉冲的实现有很多方法，本设计将NE555 和 CD4060加入考虑范畴。NE555通过外部电阻电容实现振荡；CD4060即可以使用容性振荡回路，又可以使用晶体振荡器来提高时间的精度。产生的秒脉冲接入74LS190十进制加减计数器的cp端作为时钟脉冲。而后经由CD4511 七段共阴数码管译码芯片来将74LS190的输出BCD码译成数码管可用的码段，并显示。当计数值达到0时，74LS190 借位端输出一个低电平，经由反相器实现变为高电平来实现控制的作用。此时经过一个NPN三极管，此三极管在此作为开关使用，当高电平时，三极管导通，蜂鸣器报警，同时继电器工作，切断工作电路。同时该高电平返回秒脉冲产生芯片，切断秒脉冲的产生，以此达到保持在0状态的效果。外部控制开关可以使用单刀双掷的拨动开关，也可以使用按键开关，这是需要串接电阻，来实现高低电平的转换，该开关接入 74LS190 的置数端，以此来实现重新计时的功能，此时借位端变为高电平，重新开始减计数直到减为0为止。通过74LS190 的4个并行数据输入端可以实现计时时间的可变，只要在数据段前接上一组拨码开关即可。 想要延长计时时间，只要将 74LS190级联即可，其中一种级联方法为第一级74LS190 的借位端接到下一级的cp端，第二种方法，第一级和第二级共用同一时钟脉冲，但是第一级的借位端接到下一级的保持端。 电路方案设计 3.1 秒脉冲的实现 3.1.1方案一（NE555多谐振荡器） 图3.1 NE555多谐振荡器 图3.1为使用NE555多谐振荡功能电路产生秒脉冲的电路，由3脚接出即可得到接近1S的脉冲信号。通过R1，R2，C2，可以求的振荡周期，即脉冲信号周期，由此可通过周期选取电阻电容。其中C1为滤波电容，滤除杂波，一般选取0.01uF。 3.1.2方案二（CD4046振荡分频器） 图3.2为使用CD4060芯片构成的振荡电路，CD4060为SOC振荡器，同时也为14级分频器。因此采用32768Hz的晶振振荡，14级分频得到的脉冲信号频率为 因此要得到1S 的时钟周期信号，仍需要一次2分频，这时可采用74LS74双D触发器，见图3.3，其中RS端为功能清除、预置端。 图3.2 CD4060振荡分频电路 图3.3 74LS74双D触发器二分频电路 3.1.3 秒脉冲方案选取 由于石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定性高等优点，选取方案二，CD4060振荡分频电路。NE555产生的秒脉冲信号误差相对较大，尤其是电阻无法得到合适的阻值，电容没有合理搭配。必然导致周期一定的偏差，且该误差将大于石英晶体振荡器的误差。遂选取方案二。 3.2 减计数的级联 3.2.1 方案一 图3.4 74LS190级联电路1 图3.4为74LS190的级联电路，两芯片共用同一cp脉冲信号，第一级输出不为0事，U1的RC为高电平，此时U2保持，第二级数值不变；当第一级减数到0时，U1的13脚RC端产生一个低电平信号，U2减数工作，再来一个cp，即一秒U1回到9，U2回到保持状态。 3.2.2 方案二 图3.5为74LS190的另一种级联电路，第一级的cp端由秒脉冲信号提供，第一级的借位端给第二级的cp端，即U3的RC与U4的cp相连。当U3减到0时产生一个借位输出，相当于一个cp，此时U4减计数。 图3.5 74Ls190级联电路2 3.2.3减计数级联方案选取 由于两种方案并没有太大差别，本设计选取方案二。 单元电路设计与仿真 4.1 秒脉冲电路设计与仿真 4.1.1 NE555秒脉冲电路设计与仿真 图4.1 NE555多谐振荡器 图3.1 为使用NE555芯片构成秒脉冲信号产生的电路。此时R1=30K，R2=56K ，C=10uF 。其中5脚接的0.01uF电容为滤波作用。Rl为负载，在实际电路中不做考虑。 有NE555多谐振荡周期计算公式