第二章门电路..ppt

外接电阻 RC 的估算： n — OC 与非门的个数 m — 负载与非门的个数 k — 每个与非门输入端的个数 IIH +V ?CC RC 1 2 Y 1 2 n … m … 1 k … IOH IOH ：OC门截止时的反向漏电流。 IIH ：与非门高电平输入电流(流入 接在线上的每个门的输入端) 1 1. RC 最大值的估算 iO iI ≥ UOH min RC ≤ 外接电阻 RC 的估算： +V ?CC RC 1 2 Y 1 2 n … m … 1 k … 2. RC 最小值的估算 0 最不利的情况： 只有一个 OC 门导通，iR 和 iI 都流入该门。 IOL： OC 门带灌电流负载的能力。 iI IIL IOL IIL ：与非门低电平输入电流(每个门只有一个，与输入端的个数无关) ≤ IOL iR ≤ ≤ RC ≥ 二、 输出三态门 –TSL门(Three - State Logic) (1) 使能端低电平有效 1. 电路组成 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 使能端 (2) 使能端高电平有效 1 EN Y A B EN Y A B EN EN 2. 3. 2 CMOS 与非门、或非门、与门和或门 A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 1 1 0 与非门 一、CMOS 与非门 uA +VDD +10V V SS T P1 T N1 T P2 T N2 A B Y uB uY A B 0 0 1 0 0 1 1 1 Y = 或非门 二、CMOS 或非门 uA +VDD +10V V SS T P1 T N1 T N2 T P2 A B Y uB uY A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 0 0 0 A B ≥1 0 0 1 0 0 1 1 1 三、CMOS 与门和或门 1. CMOS 与门 A B Y 1 +VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS 2. CMOS 或门 Y 1 +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y 四、带缓冲的 CMOS 与非门和或非门 1. 基本电路的主要缺点 (1) 电路的输出特性不对称： 当输入状态不同时，输出等效电阻不同。 (2) 电压传输特性发生偏移，导致噪声容限下降。 2. 带缓冲的门电路 在原电路的输入端和输出端加反相器。 1 A B Y 与非门 或非门 同理 缓冲 或非门 与非门 缓冲 1 1 2. 3. 3 CMOS 与或非门和异或门 一、CMOS 与或非门 1. 电路组成： A B C D ≥1 Y A B C D Y 1 2. 工作原理： 由CMOS 基本电路(与非门和反相器)组成。 二、CMOS 异或门 1. 电路组成： A B Y 2. 工作原理： Y A B =1 由CMOS 基本电路(与非门)组成。 2. 3. 4 CMOS 传输门、三态门和漏极开路门 一、 CMOS传输门 (双向模拟开关) 1. 电路组成： TP C VSS +VDD I O / u u O I / u u TN C I O / u u O I / u u TG 2. 工作原理： TN、TP均导通， TN、TP均截止， 导通电阻小(几百欧姆) 关断电阻大 ( ≥ 109 ?) (TG 门 — Transmission Gate) 二、CMOS 三态门 1. 电路组成 +VDD V SS T P2 T N1 T P1 A Y T N2 1 2. 工作原理 Y 与上、下都断开 TP2、TN2 均截止 Y = Z(高阻态 — 非 1 非 0) TP2、TN2 均导通 0 1 1 0 1 0 控制端低电平有效 (1 或 0) 3. 逻辑符号 Y A 1 EN 使能端 EN 三、CMOS 漏极开路门 (OD门 — Open Drain) 1. 电路组成 B A 1 +V?DD Y B G D S TN VSS RD 外接 Y A B 符号 (1) 漏极开路，工作时必须外接