基于Quartus的多功能数字钟设计.docVIP

EDA设计（二） 基于Quartus的多功能数字钟设计 院 系： 电 光 专 业： 通信工程 姓 名： 沈丹萍 学 号： 09042201018 指导老师： 蒋立平 时 间： 2011年月Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour.And then validated the design on the experimental board. In addition, additional functions like displaying and reseting the week and setting alarm make this digital clock a perfect one. Key words: Quartus digital-clock multi-function simulate 目录 设计要求……………………………………………4 工作原理……………………………………………4 各模块说明…………………………………………5 分频模块…………………………………………5 计时模块…………………………………………7 动态显示模块……………………………………9 校分与校时模块……………………………… 10 清零模块……………………………………… 11 保持模块……………………………………… 11 报时模块……………………………………… 12 扩展模块………………………………………… 13 星期模块……………………………………… 13 闹钟模块……………………………………… 13 总电路的形成…………………………………… 16 调试、编程下载………………………………… 18 实验中出现问题及解决办法…………………… 18 实验收获与感受………………………………… 18 参考文献………………………………………… 19 设计要求 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。 具体要求如下： 能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。 分别由六个数码管显示时分秒的计时。 K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。 K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。 在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。 设计提高部分要求 时钟具有整点报时功能，当时钟计到59’53”时开始报时，在59’53”, 59’55”,59’57” 时报时频率为512Hz,59’59”时报时频率为1KHz。 星期显示：星期显示功能是在数字钟界面显示星期，到计时到24小时时，星期上显示的数据进一位。 闹表设定：通过开关切换显示至闹钟界面，利用闹钟校时和校分开 关对闹钟时间进行设定，且不影响数字钟计时。当计时到闹钟设定 时间蜂鸣器鸣叫。 4. 仿真与验证 用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。 工作原理 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分、星期提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。 其原理框图如图所示： 各模块说明 1、分频模块 分频模块将实验箱提供的48MHZ的频率分频，得到所需的频率。实验中需要1HZ作为时秒、分、时的时钟信号，2HZ作为校分、校时的时钟信号，512HZ、1000HZ作为报时蜂鸣所需频率信号等。 （1）二分频 2fp 波形图如下： （2）三分频 3fp 波形图如下： （