34401000组合电路可测试性技术的研究..docVIP

组合电路可测试性技术的研究 谢明恩 于盛林 (南京航空航天大学 自动化学院 江苏 南京 210016) 摘 要：随着集成电路设计规模的不断增大, 在芯片中特别是系统芯片SOC ( system on a chip ) 中组合电路的可测试性设计方法变得越来越重要。本文采用内建自测试技术对组合电路进行可测试性设计文中详细分析了组合电路内建自测试的实现原理，通过将测试生成及响应分析逻辑置入电路内部，提高了电路的可控制性和可观察性从而可使该电路的测试和诊断快速而有效。对8位行波进位加法器的内建自测试设计过程进行了详细分析，MAX+plusII进行了实现。 关键词：组合电路；内建自测试；线性反馈移位寄存器 中图分类号: TP311 文献标识码: A Rdesign for test of Combinatorial Circuit Xie Mingen Yu shenglin (College of Automation Engineering, Nanjing University of Aeronautics and Astronautics, Nanjing 210016, China) Abstract: With the growth of the scale of integ