7存储系统2011final..pptVIP

微机系统中存储器的配置 Cache：用高速静态RAM芯片组成的小容量存储器；存放当前使用的程序代码和数据，即主存中部分内容的副本 主存储器：用廉价的动态RAM芯片组成大容量存储器；存放程序运行的所有信息 CPU访问方式：CPU先在Cache中寻找，若寻找成功，通常称为“命中”，则直接对Cache操作；若寻找失败，则对主存储器进行操作，并将有关内容置入Cache 1、Cache的工作原理图示 命中率影响系统的平均存取速度 系统的平均存取速度≈ Cache存取速度×命中率+RAM存取速度×不命中率 在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高 现代计算机中CACHE的命中率都在90%以上。 Cache与内存的空间比一般为1?128 地址映象方式：Cache的内容与主存之间的映像关系 全相联映象方式：页地址编码全部存入地址索引机构中 直接映象方式：地址索引机构中只要存入地址的段号 分组相联映象方式 地址的转换：将访问主存的地址转换为访问Cache的地址 置换控制策略：更新Cache内容的替换算法 FIFO 策略：选择最早装入高速缓存的页作为被置换的页 LRU 策略：选择CPU最近最少访问的页作为被替换的页 主存存储容量：以字节B(Byte)为基本单位 半导体存储器芯片：以位b(Bit)为基本单位 存储容量以210＝1024规律表达KB，MB，GB，TB 厂商常以103＝1000规律表达KB，MB，GB，TB 一、分类 1、 随机存取存储器 静态RAM SRAM 2114 SRAM 6264 （1）SRAM芯片6264 存储容量为8K×8位 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 读写WE*、OE* SRAM 6264的功能 (2)DRAM 芯片2164 存储容量为64K×1位 16个引脚： 8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* 2、只读存储器 EPROM EPROM 2716 EPROM 2764 EEPROM芯片2864A 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线I/O7～I/O0 片选CE* 读写OE*、WE* EEPROM 2864A的功能 Flash Memory AT29C040A 存储结构：512K×8b 有19个地址引脚A18～A0 8个数据引脚I/O7～I/O0 3个控制引脚 片选CE* 输出允许OE* 写允许WE* 扇区(256字节)擦写 译码方法同样适合I/O端口 例：8088与SRAM（32k*8b）的连接-- 门电路译码 例：8088与SRAM（32k*8b）的连接-- 门电路译码 存储器地址分析 存储器地址分析 —译码方式 全译码方式 使用全部微处理器地址总线 片内寻址：低位地址与存储 器芯片地址引脚相连 片选寻址：高位地址经译码 与存储器芯片片选引脚相连 部分译码方式 只使用部分微处理器地址总 线进行译码 没有使用的地址信号对存储 器芯片的工作不产生影响 例：8088与SRAM（32k*8b）的连接-- 译码器译码 结论：A19～A14＝111000 地址范围：E0000H～E3FFFH 掌握存储系统的层次结构和局部性原理 理解高速缓存的作用 掌握ROM/RAM存储器的特点，熟悉常用存储器芯片 掌握存储芯片与CPU的连接方法，特别是片选端的处理（地址译码方法） 课后练习： 习题6-2、3、4、6 习题7-2、3、14 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器：74LS139 常用的3:8译码器：74LS138 常用的4:16译码器：74LS154 门电路译码 随机存储器RAM 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 部分译码 地址重复 译码简单 全译码 地址唯一 空间连续 1 0 1 0 1 0 0 0 b b 三、8086的16位存储结构 三、8086的16位存储结构 1 0 三、8086的16位存储结构 0 1 三、8086的16位存储结构 0 0 三、8086的16位存储结构 1 1 BHE A0 传送字节 0 (低) 0 1 (高) 1