- 29
- 0
- 约1.78千字
- 约 10页
- 2016-12-28 发布于重庆
- 举报
??????? 在PCB设计过程中,需要通过设置各种规则,以满足各种信号的阻抗。比如,常用的高速差分线,我们常控的100欧姆,那么到底走多宽的线以及差分线之间的间距到底是多少,才能满足设计要求的100欧姆阻抗呢?本文就对 Allegro 种的基本规则设置做一个详细的讲解。
??????? 注:本文是基于 Allegro 15 版本的。对于16版本不适用。
??????? 首先需要打开规则管理器,可通过以下三种方式打开:????????一、点击工具栏上的图标。
??????? 二、点击菜单Setup-Constraints
??????? 三、在命令栏内输入 cns 并回车
??????? 打开的规则管理器如下:?
在最上面一栏有一个On-line DRC,这是对画板过程中不停检测是否违反规则,并可产生DRC。一般我们都默认开启。可以实时查看产生的 DRC 错误,并加以修正。
接下来的 Spacing rule set 是对走线的线间距设置。比如对于时钟线、复位线、及高速查分线。我们可以再这里面加一规则,使其离其它信号线尽可能的远。
Physical(lines/vias)rule set 是针对各种物理规则设置,比如线宽,不同信号线的过孔等。例如我们可通过电源网络的设置,使其默认线宽比普通信号走线更粗,已满足走线的载流能力。
现针对一个时钟及电源,分别设置间距规则和物理
原创力文档

文档评论(0)