《半加器和全加器.ppt

半加器和全加器 实验目的 掌握组合逻辑电路的设计方法，验证半加器和全加器的逻辑功能。 掌握中规模集成电路加法器的工作原理及其逻辑功能。 实验原理 在数字系统中，经常需要进行算术运算，逻辑操作及数字大小比较等操作，实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路，主要功能是实现二进制数的算术加法运算。 半加器 半加器完成两个一位二进制数相加，若只考虑两个加数本身，而不考虑来自相邻低位的进位，称为半加，实现半加运算功能的电路称为半加器。 根据加法法则可列出半加器的真值表（表1）和逻辑电路（图1）如右： 由真值表可得出半加器的逻辑表达式： 全加器 两个多位数相加是每一位都是带进位相加，所以必须用全加器。这时只要依次将低位的进位输出接到高位的输入，就可构成多位加法器了。 全加器是一种由被加数、加数和来自低位的进位数三者相加的运算器。基本功能是实现二进制加法。 全加器的真值表见表2。 逻辑表达式： 串行进位并行加法器 目前普遍应用的全加器的集成电路是74LS283，它是由超前进位电路构成的快速进位的4位全加器电路，可实现两个四位二进制的全加。其集成芯片引脚图如图3所示。 加进位输入C0和进位输出C4主要用来扩大加法器字长，作为组间行波进位之用。由于它采用超前进位方式，所以进位传送速度快，主要用于高速数字计算机、数据处理及控制系统。 用74LS283构成一位8421BCD码加法器 实验内容与步骤 用74LS283实现并行四位全加，将A置为1001，B置为0000~1001，依次计算A+B并记录结果。 用两块四位全加器设计一个二—十进制加法器，并做以下运算： 1） （3）10 +（5）10 = 2） （6）10 +（6）10 = 3） （9）10 +（8）10 = 将8421BCD码的输出分别接至译码／驱动器CC4511的对应输入口D、C、B、A，接上+5V显示器的电源，观测8421BCD码与LED数码管显示的对应数字是否一致，及译码显示是否正常。 实验报告要求 整理实验数据，列写实验任务的设计过程，画出设计的逻辑电路图，并注明所用集成电路的引脚号。 拟定记录测量结果的表格。 总结用门电路实现半加器和全加器的方法。 总结用四位二进制全加器74LS283设计代码转换电路的方法。 思考题 全部采用与非门设计，实现一位全加器。 * * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 表1 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 表2 全加器真值表 其逻辑图和逻辑符号如图5.2所示。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 图2 74LS283集成芯片引脚图 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. CS 9的卡诺图 74LS32 74lS08 74LS283 S1 B1 A1 S0 A0 B0 C0 GND VCC B2 A2 S2 A3 B3 S3 C3 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspo