基于FPGA的波形产生方法研究精选.docx

设计说明书基于FPGA的波形产生方法研究目 录1引言21.1项目概述21.2设计目的21.3设计任务21.4研究思路和方法22方案论证32.1可变时钟计数器寻址方式32.2直接数字频率合成方式32.3 DDS原理33基于FPGA的DDS模块的实现53.1现场可编程门阵列（FPGA）简介53.2波形发生器的FPGA实现53.2.1相位累加器模块53.2.2ROM查找表模块63.3硬件平台简介83.3.1 DAC083283.3.2系统引脚配置94调试运行104.1系统仿真104.2系统性能测试104.2.1 正弦波104.2.2 方波114.2.3 三角波114.2.4 锯齿波124.3 系统性能分析125结论136参考文献147附件157.1附件一：FPGA电路文件157.2 附件二：波形数据MATLAB文件161引言1.1项目概述函数信号发生器是现代测试领域常用的一种信号源，广泛应用于通信、雷达、测控、电子对抗等领域。几乎所有电参量的测量都要用到波形发生器。随着现代电子技术的飞速发展，现代电子测量工作对波形发生器提出了更高的要求，不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，并且操作方便等。可编程门阵列（FPGA）具有高集成度、高速度、可实现大容量存储器功能的特性。函数发生器作为现代测试领域常用的仪器之一，若基于可编程门阵列（FPGA），即可极大地提高函数发生器的性能，降低函数信号发生器的生产成本。此次试验，我组做的是用数字频率直接合成（DDS）的方式，基于FPGA的波形产生方法的研究。通过对DDS基本原理和工作特点，基本结构等的学习研究，我们对任意波形发生器进行了细致的理论分析。其次通过对FPGA的了解，使用之前学习的数字频率直接合成的（DDS）方式，实现基于FPGA的任意波形发生器的研究。实验中，通过产生正弦波、方波、三角波、锯齿波等常规波形，波形频率为150HZ—44K，印证设计符合标准，进一步产生任意波形。1.2设计目的通过此次试验熟悉波形发生器的设计方法，选择合适的方法进行深入研究，实现提高函数发生器的性能，降低函数发生器的生产成本。学习智能仪器的一般设计方法、熟悉FPGA的使用1.3设计任务通过研究波形产生的不同方法，选择适当的方式研制基于FPGA的任意波形发生器。要求可以产生正弦波、方波、三角波与锯齿波等常规波形，而且能够产生任意波形，从而满足研究的需要。1.4研究思路和方法利用FPGA产生波形数据，并控制DA输出模拟电压再通过低通滤波器即可获得所要产生的波形。FPGA的程序设计采用Quartus II 进行设计，并进行各个模块的软件仿真。硬件部分采用凌阳FPGA实验箱，最后我们用40M的模拟示波器对所得波形进行测试。项目总体方案设计2方案论证2.1可变时钟计数器寻址方式采用可变时钟计数器寻址波形存储表，该方法是一种传统型任意波形发生器。通过改变频率发生器的频率设定值，实现调整计数器产生的地址变化速率，从而改变输出的任意波形的频率。计数器产生的地址码提供读出存储器中波形数据所需的地址信号，波形数据依次读出后送至高速D/A转换器，将之转变为模拟量，经低通滤波器后输出所需的波形。这种传统方式的任意波形发生器采用可变时钟和计数器寻址波形存储表，可以产生连续的地址，输出波形质量高。但是取样时频率较高，对硬件的要求也较高。而且常需多级分频或采用高性能的锁相环，采用分频式的任意波形发生器频率分辨率低，锁相式的任意波形发生器频率切换速度慢。2.2直接数字频率合成方式直接数字频率合成方式（Direet Digital Synthesizer）简称DDS。是在一组存储器单元中按照信号波形数据点的输出次序存储了所需的波形数据。在控制电路的协调下，以一定的速率周而复始的将波形数据依次发送给D/A转换器转换成相应的模拟信号。该方法用频率控制寄存器和相位累加器取代了分频器和锁相环电路，信号输出稳定度高，提高了频率输出分辨率和转换时间。本项目最开始采用了可变时钟计数器寻址方式制作，通过改变锁相环和时钟分频数来改变输出波形的频率，这种方法频率输出分辨率低、转换速度慢、稳定性不高。后改用DDS方式产生，可直接通过试验箱的按键改变频率控制寄存器的值来改变输出波形的频率，提高了频率分辨率、减少转换时间。2.3 DDS原理DDS（Direct Digital Synthesizer）即直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数字控制。因此，在现代电子系统及设备的频率源设计中，尤其是在通信领域，直接数字频率合成器的应用尤为广泛。DDS其基本结构主要由相位累加器、寄存器、波形ROM、D/A转换器四个部分组成，图1 DDS结构原理