华东理工大学Verilog HDL中级篇-EDA1.ppt

第二部分 中级篇 概述 由初级篇可知，Verilog 模型可以是实际电路不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 1) 系统级(system) 2) 算法级(algorithmic) 3) RTL级(RegisterTransferLevel): 4) 门级(gate-level): 5) 开关级(switch-level) 1.1 门级结构描述 一个逻辑网络是由许多逻辑门和开关所组成，因此用逻辑门的模型来描述逻辑网络是最直观的。Verilog HDL提供了一些门类型的关键字，可以用于门级结构建模。 1.1.1 与非门、或门和反向器等及其说明语法 Verilog HDL中有关门类型的关键字共有26个之多，在本教材中我们只介绍最基本的八个。下面列出了八个基本的门类（GATETYPE）关键字和它们所表示的门的类型： and ——与门 nand ——与非门 nor ——或非门 or ——或门 在这个Verilog HDL 结构描述的模块中，flop定义了模块名，设计上层模块时可以用这个名(flop)调用这个模块；module, input, ou