大学毕设论文—基于ｖｈｄｌ的频率计设计 电子技术与通行工程等专业.docVIP

本科生毕业论文（设计） 题 目： 基于ＶＨＤＬ的频率计设计 专业代码： 作者姓名： 　　 学 号： 单 位： 物理科学与信息工程学院 指导教师：　　　　　　　　 目录 引 言 1 1 EDA 技术发展概况 1 1.1 VHDL 软件设计简介 1 1.2 VHDL的开发流程 3 1.3 MAX+PLUSⅡ 开发工具概述 4 2设计实现 5 2.1数字频率计概述 5 2.2数字频率计的基本设计原理 7 2.3测频专用模块功能描述及VHDL程序 10 2.3.1基准脉冲信号产生模块 10 2.3.2 测频时序控制电路模块 13 2.3.3计数模块 15 2.3.4锁存器模块 18 2.3.5七段显示译码器 20 2.3.6动态扫描显示模块 22 2.3.7顶层文件设计 25 3总结 27 4致谢 28 5参考文献 29 6附录 30 摘 要 随着计算机技术超大规模集成电路EDA(Electronics Design Automation)技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具器件已远远落后于当今信息技术的发展。基