ECG前置运放总结简介.doc

桂林电子科技大学 暑期总结报告 ECG前置运放的研究 年级：2012级 学号：122021727 姓名：郝强宇 2013年8月29日 目录 第一章 全差分运放的电路结构研究 3 1.1 简介 3 1.2 放大器性能指标 3 1.3 主放大器结构 5 1.4 共模负反馈 9 1.4.1 连续时间CMFB 10 1.4.2 交叉耦合结构CMFB 11 1.4.3 离散时间开关电容CMFB 12 1.4.4 连续时间电容CMFB 13 1.5 两级运放共模负反馈结构 14 2.6 宽摆幅电流源作偏置电路 15 第二章 斩波稳定放大器的基本原理 17 2.1 斩波稳定放大器 17 2.2 频率条件 19 2.3 生物信号频率 19 第三章 低频低噪声运放结构 21 3.1一些非斩波运放结构 21 3.2一些斩波运放基本结构 27 3.3 Chopper offset stabilization using an active integrator 39 3.4 THE SAMPLE-AND-HOLD WITH ADDER TECHNIQUE 40 3.5 Three Operation Amplifier Instrument at ion Amplifier（3OIA） 41 3.7 Chopper stabilized differential difference ampli?er (CHSDDA) 44 3.8 capacitively coupled chopper instrumentation amplifier （CCIA） 48 3.9 Current-Feedback Instrumentation Amplifier (CFIA) 49 3.10 Chopper Instrumentation Amplifier with Automatic Differential-Pair Matching (ADPM) 54 第四章 结构改进 55 4.1 低阻抗节点开关斩波 55 4.2增益增强斩波开关优化 57 4.3虚拟电阻 58 4.4 T型电容反馈式 63 4.5 失调和1/f噪声消除 65 4.6 低失调设计总结 66 第五章 减小运放非理想的电路技术 67 5.1 autozero（AZ） 67 5.2 剩余失调 68 5.3 斩波开关的非理想效应 69 5.4 抑制电荷注入的开关电路 73 5.5 CDS与CHS的区别 75 5.6 不同结构斩波运放的等效输入噪声特性 76 5.7 不同斩波开关的噪声分析 81 5.8 嵌套斩波技术 84 第六章 斩波时钟产生 89 6.1 两相非交叠时钟产生原理 89 6.2 两相非交叠时钟改进 91 6.3 CMOS RING VCO ARCHITECTURE 94 6.4 Fully-differential boosted clock driver 94 6.5 Ring Oscillator using Proppsed Delay Block （Proposed Inverter） 95 6.6 Relaxation oscillator 98 第七章 总结与思路 106 参考文献 107  第一章 全差分运放的电路结构研究 1.1 简介 全差分运算放大器是一种具有差分输入，差分输出的结构的运算放大器。 优点： 1.双端输出，在低压下能够得到足够大的信号摆幅。 2.具有共模反馈环路，能有效的抑制电路的共模信号，减小电路的偶次谐波失真。 3.避免单端输出时的镜像极点，增加稳定性。 图2.1 单级全差分运放（左）与单端差分运放（右）的电路图 1.2 放大器性能指标 设计放大器时首先需要了解其所需要达到的指标。它们大体包括开环电压增益、带宽、相位裕度、建立时间、转换速率、输出摆幅、共模抑制比以及电源电压抑制比等,这些参数之间是相互制约、相互影响的,因此,要想设计出一种运算放大器能够满足所有的性能指标是不可能的,在本论文的电路设计中主要看重的运放输入输出摆幅和输出驱动能力。 (1)开环电压增益 开环电压增益也称开环差模电压增益,是指无反馈回路的运算放大器在正常工作状态下,接入一定的负载所能得到的直流差模增益,其性能好坏直接影响到负反馈系统的精度。而且,开环增益与运算放大器的制造工艺、周围自然环境等都是紧密相关的。 (2)带宽 本论文所说的带宽主要是指运算放大器的小信号带宽,包括 3dB 带宽和单位增益带宽。3dB 带宽也称开环带宽,它是用来描述运算放大器稳定工作的频率区间。单位增益带宽是指运算放大器开环增益为 1 时的频率,在运放的设计中是一个非常重要的参数。 (3)相位裕度 相