vhdl和veriloghdl状态机.pptVIP

VHDL培训教程 欢迎参加VHDL培训 VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计 第一讲、VHDL简介及其结构 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的基本结构 3、VHDL的设计初步 什么是VHDL VHDL- VHSIC Hardware Decription Language 其中VHSIC- Very High Speed Integrated Circuit 电子设计自动化的关键技术之一是要求用形式化 方法来描述硬件系统。VHDL适应了这种要求。 VHDL和Verilog HDL Verilog HDL： 另一种硬件描述语言，由Verilog 公司开发，1995年成为IEEE标准。 优点：简单、易学易用 缺点：功能不如VHDL强大，仿真工具少 VHDL ： 1987年成为IEEE标准 优点：功能强大、通用性强。 缺点：难学 VHDL的发展历史 起源于八十年代，由美国国防部开发 两个标准: 1、1987年的 IEEE 1076（VHDL87） 2、1993年进行了修正（VHDL93） VHDL在电子系统设计中的应用 VHDL在电子系统设计中的应用