数字电路的FPGA设计与实现（基础篇）教学课件作者刘岚附件6-17课件.docVIP

【附件6-17】 module i2c_core( clk_32M, rst_n, Send, HS, enable, scl,sda, data_out, ); input clk_32M; // 32MHz main clock input rst_n; // low level reset input Send; // Send :0 write 1 Read input HS; // HS: 1 high speed 400kHz 0 low speed 100kHz output scl; // SCL inout sda; // SDA input [7:0] data_in; // output 8bit data output[7:0] data_out; // output 8bit data input enable; // 1 enable 0 stop //---scl clock control------------------- //Frequency scale reg[3:0] scl_state; // used for scl state ind