数字电子技术基础教学课件作者赵莹CH6.3课件.pptVIP

时序逻辑电路 6.3 同步时序电路的设计 6.3.1 同步时序电路设计的步骤 时序逻辑 问题 逻辑 抽象 原始状态 图、状态表 状态 化简 电路方程式 （状态方程） 求驱动方程 输出方程 选定触发 器的类型 逻辑 电路图 检查能否 自启动 最简状态 图、状态表 6.3.2同步时序逻辑电路的设计举例 【例6-3】 试用下降沿触发的JK触发器设计一个同步8421BCD码十进制加法计数器。 解： （1）列出8421BCD码十进制加法计数器状态表 CP脉冲顺序 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0