基于VHDL语言的HDB3码编解码器设计要素.doc

目录 引言 1 1 绪论 1 1.1可编程逻辑器件概述 1 1.1.1 可编程逻辑器件的发展历程 1 1.1.2 可编程逻辑器件的特点 2 1.1.3 可编程逻辑器件的一般设计流程 4 1.1.4 现代数字系统的设计方法 6 1.2 VHDL语言概述 7 1.2.1 VHDL语言介绍 7 1.2.2语言特性、功能与特点 7 1.2.3 TOP-DOWN的设计思想简介 8 1.3 Quartus? II的介绍 9 1.3.1 Quartus? II的产生与发展 9 1.3.2 Quartus? II功能概论 10 1.3.3 Quartus? II的应用 10 2 HDB3码介绍 21 2.1 数字基带信号 21 2.2 NRZ，AMI，HDB3码之间的对应关系 21 2.3 HDB3码的编/译码规则 22 3 用VHDL语言设计HDB3编码器 24 3.1 HDB3编码器实现的基本原理 24 3.2 HDB3编码器的设计过程 24 3.3 HDB3编码器仿真波形 30 4 用VHDL语言设计HDB3译码器 31 4.1 HDB3解码器实现的基本原理 31 4.2 HDB3解码器的设计过程 32 4.3 HDB3解码器仿真波形 33 5　总结 35 5.1 系统设计思路小结 35 5.2 毕设存在的问题及不足 36 5.3 毕设后的感想 36 致谢 37 参考文献 38 附录：基于VHDL语言的HDB3码编/解码器设计程序 39 摘要 现代通信在技术一般的数字通信系统中首先将消息变为数字基带信号，称为信源编码，经过调制后进行传输，在接收端先进行解调恢复为基带信号，再进行解码转换为消息。在实际的基带传输系统中，并不是所有电波均能在信道中传输，因此有基带信号的选择问题，因此对码型的设计和选择需要符合一定的原则。HDB3（High Density Binary－3）码是AMI码的一种改进型。HDB3码保持了AMI码的优点，克服了AMI码在遇到连“0”长时难以提取定时信息的困难，因而获得广泛应用。CCITT已建议把HDB3码作为PCM终端设备一次群到三次群的接口码型。我本次毕业设计的主要内容就是基于VHDL语言的HDB3编/解码器的设计，它所要达到的要求就是能从软件方面来实现HDB3编/解码器的基本功能，并能协调整个设计，使之达到预想的要求。设计的核心部分是：在QuartusⅡ的软件平台上，用VHDL语言来完成HDB3编/解码器的各个模块的设计并将它们合为一个整体的系统。设计中所用到的知识主要是：对VHDL码型基本原理和特性的认识、对Quartus Ⅱ软件的熟练操作、对VHDL（超高速集成电路硬件描述语言）的掌握和应用，这些知识都是进行电子设计的基本知识和能力，只有基础知识和能力扎实了，才能更好的进行更高层次的电子设计，所以这个设计也是对电子设计基本能力的很好的锻练。 关键字：现代通信 HDB3码 模块 VHDL Quartus Ⅱ软件     1.2 VHDL语言概述 1.2.1 VHDL语言介绍 VHDL的全名是very-high-speed integrated circuit hardware description language，诞生与1982年。1987年底VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE发布了HDL标准版本后，各EDA公司相继推出了自己的VHDL实际环境，或宣布自己的程序可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修正，从更高的抽象层次和系统描述能力扩展VHDL的内容。现在，VHDL和VERILOG作为IEEE的工业硬件描述语言，又得到了众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口）Ⅱ是Altera公司提供的可编程逻辑器件的集成开发软件，是该公司前一代可编程逻辑器件的集成开发软件MAX+plus Ⅱ的更新换代产品。Quartus