EDA与数字系统设计第2版李国丽等编著CH3ch3-1课件教学.pptVIP

第三章 Verilog HDL硬件描述语言 3.1 Verilog HDL概述 3.2 Verilog HDL语言要素 3.3 Verilog HDL基本语句 3.4 Verilog HDL门元件和结构描述 3.5 仿真验证 3.6 可综合性描述 3.7 设计实例 3.1 Verilog HDL概述 3.1.1 Verilog HDL的特点 3.1.2 Verilog HDL的基本结构 3.1.1 Verilog HDL的特点 能够在不同的抽象层次上，如系统级、功能级、RTL（Register Transfer Level）级、门级和开关级，对设计系统进行精确而简练的描述； 2. 能够在每个抽象层次的描述上对设计进行仿真验证，及时发现可能存在的设计错误，缩短设计周期，并保证整个设计过程的正确性； 3.? 由于代码描述与具体工艺实现无关，便于设计标准化，提高设计的可重用性。 如果有C语言的编程经验，只需很短的时间内就能学会和掌握Verilog HDL。因此，Verilog HDL可以作为学习HDL设计方法的入门和基础。 3.1.2 Verilog HDL的基本结构 Verilog程序体是由模块即module构成的。一个模块可以代表一个简单的门，一个32位计数器，一个存储器子系统甚至是计算机系统 。 模块的结构如下: module 模块名 (端口列表);