EDA与数字系统设计第2版李国丽等编著CH3ch3-2课件教学.pptVIP

第三章 Verilog HDL硬件描述语言 3.1 Verilog HDL概述 3.2 Verilog HDL语言要素 3.3 Verilog HDL基本语句 3.4 Verilog HDL门元件和结构描述 3.5 仿真验证 3.6 可综合性描述 3.7 设计实例 3.2 Verilog HDL语言要素 3.2.1 基本语法定义 3.2.2 数据类型 3.2.3 运算符 3.2.4 编译向导 3.2.5 系统任务与系统函数 3.2.1 基本语法定义 Verilog HDL源代码的基本语法元素构成： 空白部分（White space） 注释（Comment） 标识符（Identifier） 关键字（Keyword） (1)空白部分（White space） 空白符包括空格，TAB键，换行符以及换页符。 Verilog HDL的书写自由。 在多行完成的语句可以写到一行长，甚至于在一行内完成一个模块的描述也是可能的。 从软件工程角度看，为提高可读性，力求代码错落有致。 (2) 注释 (Comment) 在代码中添加注释行可以提高代码的可读性和可维护性。Verilog HDL中注释行的定义与C语言完全一致，分为两类： 第一类是单行注释，以“//”开始到本行行末结束，不允许续行。 第二类是多行注释，以“/*”开始，以“*/”结束。可以跨越多行，但是中间不允许嵌套。