《复旦大学数字逻辑基础》第6章+可编程逻辑器件.pptVIP

数字逻辑基础 第六章 可编程逻辑器件和数字系统设计初步 本章要求 本章的内容应该结合配套的实验课程进行，主要教学任务在配套的实验课程上完成。 学生在掌握可编程逻辑器件的基本结构后，利用计算机仿真软件进行实验。 学生应该掌握基本的计算机仿真过程。 6.1 可编程逻辑器件 可编程逻辑器件的特点 由设计者自己完成其逻辑功能 系统集成度高 可靠性高 设计过程灵活 可以用软件进行仿真 可编程逻辑器件的种类 中小规模器件 PAL，GAL等 大规模器件 基于乘积项结构——CPLD 基于查找表结构——FPGA CPLD的基本结构 可编程“与-或”阵列 可编程逻辑宏单元 CPLD的结构示意图 FPGA的基本结构 FPGA内部的逻辑块 FPGA的内部结构示意图 可编程逻辑器件的设计过程 6.2 数字系统设计初步 数字系统的一般结构 数字系统设计的一般过程 自顶向下（Top-down）的设计方法 系统功能级设计 行为级设计 寄存器传输级设计 硬件设计语言 VHDL Verilog HDL 用VHDL设计的例1 library IEEE; use IEEE.std_logic_1164.all; entity shiftreg is port ( CLK: in STD_LOGIC; D: in STD_LOGIC_VECTOR (