数字电子电路》综合性设计性实验1.ppt

《数字电子电路》综合性设计性实验 设计说明 设计要求 2.选用元件要求 * 实验项目： 简易数字钟电路设计实验 实验目的： 数字钟是运用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 本次综合设计实验要求同学们综合运用所学的数字电子电路知识预先设计出一部数字钟的部分电路，之后在实验中进行实际电路的搭接与调试。从而检查自己所学的理论知识，提高自己实际运用知识的能力。 1.数字钟电路的设计简介 数字钟电路主要有振荡器，分频器，计数器和译码显示电路构成。其电路原理图如下： 振荡器：555定时器组成产生时钟脉冲 分频器：由于振荡器产生的时钟脉冲信号过高，因此 需要进行分频处理，供计数器进行计数使用。 计数器：是将分频后的时钟脉冲信号进行计数记录1Hz的时钟信号，作为秒计数器，秒计数器记到60后清零并向分计数器进位，以此类推。 译码器：由计数器输出的信号要显示在数码管上需要经过译码，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 显示器：电路由发光二极管（LED）数码管组成，将译码器输出的电平信号显示成阿拉伯数字。 1.设计内容 设计数字钟的部分电路：时钟脉冲振荡电路；分频器电路；计数器电路三部分。译码驱动和显示电路由实验箱提供，不要求同学设计，但需要进行电路连接。 最终设计结果：两位显示，低位显示十进制数，高位显示六进制数（即模拟秒计时），这样，当数码管显示59时归零。 (1)数字钟的时钟脉冲振荡电路： 要求用555定时器构成的多谐振荡器产生50Hz的时钟脉冲信号。给定元件参数：5端脚电容=0.01μf，2端脚电容=1μf，电阻R2=10KΩ 请计算电阻R1=？，实验中由10KΩ电位器调节给定。 （2）分频器电路：采用74LS90型芯片进行时钟分频。分频器接为十分频形式，将多谐振荡器产生50Hz脉冲信号分成5Hz信号输入给计数器。 （3）计数器电路：采用74LS90型芯片进行脉冲计数。低位计数为十进制，给定时钟脉冲为分频器输出的5Hz脉冲信号。高位计数为六进制（模拟秒计时），当计数状态一即清零。因为90有反馈清零端，所以用反馈清零法。给定时钟脉冲为低位产生的进位信号。 555定时器芯片，74LS90芯片，74LS00芯片，电位器，电容，译码及显示电路，导线等。 3.元件使用说明 （1）555定时器：采用5V供电。 （2）74LS90芯片：芯片采用5V供电。 计数功能：Qa输出端连到B输入端，输入计数脉冲加到输入端A上。Qa，Qb，Qc，Qd分别为输出。 表7.6.2 74LS90的功能表 功能 输入 输出 R01 R02 S91 S92 CPA CPB QD QC QB QA 清零 1 1 × × × × ? ? ? ? 置9 0 0 1 1 × × ? ? ? ? 二分频 0 0 0 0 × ? 五分频 0 0 0 0 × ? 十进制计数器 0 0 0 0 QA ? 表7.6.2 74LS90的功能表 功能 输入 输出 R01 R02 S91 S92 CPA CPB QD QC QB QA 清零 1 1 × × × × ? ? ? ? 置9 0 0 1 1 × × ? ? ? ? 二分频 0 0 0 0 × ? 五分频 0 0 0 0 × ? 十进制计数器 0 0 0 0 QA ? 分频功能：将74LS90芯片Qd输出端连到A输入端上，输入计数脉冲加到B输入端，即可得到一个对称的10分频计数器，在Qa输出端上可得到一个10分频的方波。 （3）数码管显示电路：数码管显示采用实验箱右上角的发光数码管，数码管为共阴极，对应公共端为LEDx，将LEDx接地，对应的数码管点亮。用Dx，Cx，Bx，Ax进行编码，可得到从0-9的显示。 1、计数器： 它是一种中规模集成电路，种类很多，不但可以实现计数、分频，而且可以实现测量、运算、定时、延时等控制功能。目前各类计数器均有典型产品，如属于二进制计数器的74LS161、74LS163……，属于十进制计数器的74LS90、74LS160等。 本实验采用的是74LS9