第三章并发语句讲述.ppt

主讲人 董艳燕 中国计量学院 VHDL程序设计教程 主讲人 董艳燕 §3.5 VHDL并行语句 Concurrent Signal Assignment --并行信号赋值语句 Component instantiations --元件例化语句 Process --进程语句 Concurrent Procedure Call --并发过程调用语句 Block --块语句 ASSERT --并行断言语句 Genera --生成语句(硬件的拷贝) ARCHITECTURE 结构体名 OF 实体名 IS 说明语句； BEGIN 并行语句； END ARCHITECTURE 结构体名； 进程语句最具有VHDL语言特色。提供了一种用算 法描述硬件行为的方法。特点： (1) 进程的并行执行性。 (2) 进程内部的顺序性。 (3) 进程启动由Process后的敏感信号来触发， 也可用WAIT语句等待一个触发条件的成立。 (4) 各进程之间的通信是由信号来传递的。 (5) 进程的启动和挂起。 结构体 ［进程名：］PROCESS［(敏感信号表)］［IS］ [进程说明部分：变量说明语句;] BEGIN