《计算机组成原理》主干考试复习 2013春.docVIP

《计算机组成原理》主干课程考试考前辅导 一、题型和分值 选择题 *3=15 填空题 *3=15 计算题 *10=30 问答题 3*9=27综合题 1*13=13第1讲：计算机系统概论 计算机的分类 p1 计算机的性能指标 p5 计算机的硬件 p5-11. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？答：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。 存储程序：将解题的程序（指令序列）存放到存储器中； 程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、适配器、输入输出设备。计算机系统的层次结构 p13-14 软件与硬件的逻辑等价性 p14 第2讲：数据与文字的表示方法 数据格式 p16-19 (不要求IEEE754标准的浮点数格式) 数的机器码表示 p19-22用8位（含符号位）表示整数，能表示的最大正整数和最小负整数分别浮点数规格化 p18若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数的位数，而精度则取决于的位数。–右规：00.1011101（1） ；10.1111011 –右规：11.0111101（1） 补 00.0111011 –左规：00.1110110 ；11.1111011 –左规：11.0110000 校验码 p26 第3讲：定点加、减、乘、除法运算 补码加法 p26-27补码减法 p27-28 溢出概念与检测方法 p28-30 *基本的二进制加法/减法器p30-31 *阵列乘法器 p31-34 *并行除法器 p40-43 第4讲：定点运算器的组成 逻辑运算 p44-46 *多功能算术/逻辑运算单元 p46-50 内部总线 p51定点运算器的基本结构p51-53 第5讲：浮点运算与浮点运算流水线 浮点加法、减法运算 p53-56 *浮点乘法、除法运算 p56-58 浮点运算流水线p58-61 第6讲：存储器概述与SRAM存储器 存储器分类 存储器分级多级存储器体系结构各级存储器承担的职能。 主存储器的技术指标 SRAM存储器 第7讲：DRAM存储器 *DRAM存储位元的记忆原理 DRAM芯片的逻辑结构 主读/写周期、刷新周期存储器容量的扩充有一个×16位的存储器K×8位DRAM芯片DRAM芯片有和信号控制端。CPU的控制信号为R/(读/写)该存储器能存储多少个字节的信息？需要多少位地址作芯片选择？画出该存储器同CPU连接的组成逻辑框图。解：）该存储器能存储的信息为：2= 1MB 。 2）（）×（/ 8）= （片）需要位地址作为芯片选择。*高级的DRAM结构 第8讲：并行存储器 *双端口存储器 多模块交叉存储器 第9讲：cache存储器 cache基本原理Cache时的CPU访存平均周期tA：tA=h×tc +(1-h)×tm 访问效率： h- tA-e CPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中完成存取的次数为400，已知cache和主存的存取周期分别为60ns、300ns，求cache的命中率(保留4位小数)和平均访问时间(保留2位小数)。 解:1）cache的命中率h =Nc/(Nc+Nm)= 6600 /（6600+400）=0.9429 2）平均访问时间 ta =h*tc+(1-h)*tm=60*0.9429+300*0.0571= 73.70ns 已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？cache/主存系统– ta）/（tm – tc）=（200-50）/（200-40）=0.9375 2）cache/主存系统 主存与cache的地址映射 替换策略*cache的写操作策略 *Pentium 4的cache组织 第10讲：指令系统与指令格式 *指令系统的发展 低级语言与硬件结构的关系 指令格式 第11讲：指令与数据的寻址方式 指令的寻址方式 操作数基本寻址方式*精简指令系统 第12讲：CPU的功能和组成 CPU的功能 CPU的基本组成 CPU中的主要寄存器 操作控制器和时序产生器 第13讲：指令周期 指令周期的基本概念 典型指令周期例子 p131-138 用方框图语言表示指令周期 p139 双总线结构机器的数据通路例子 p139-140 第14讲：微程序控制器及硬连线控制器 微指令和微程序 p146-147 微程序控制器原理框图p147-148 三个字段的位数，p182课后题11(1) 512*48 位 微命令 35位 P 4位 后继地址 9位 微程序举例p148-150 C