第二节_EDA流程与工具课程指导.pptVIP

1.设计者不需要增加新的相关知识，如HDL等。 2.与用PROTEL方法相似，形象直观，适于教学演示。 3.对于较小的设计，结构与实际电路相近，易于布局。 4.易于控制逻辑资源的耗用，节省面积。 * * 第2章 EDA设计流程及其工具 第2章 EDA设计流程及其工具 本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就MAX+plusII的基本情况和EDA重用模块IP作一简述。 FPGA/CPLD 编程下载 2.1 FPGA／CPLD设计流程 FPGA/CPLD的EDA设计流程: 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 图2-1 应用于FPGA/CPLD的EDA开发流程 DRAM，Dynamic Random Access Memory动态随机存取存储器，需要不断的刷新，才能保存数据。 而且是行列地址复用的，许多都有页模式。 SRAM，Static Random Access Memory静态的随机存取存储器，加电情况下，不需要刷新，数据不会丢失，而且，一般不是行列地址复用的。是一种类型的半导体存储器。“静态”是指只要不掉电，存储在SRAM中的数据就不会丢失。 SDRAM，Synchronous Dynamic Random Access Memory同步的DRAM，即数据的读写需要时钟来同步。 DRAM、SRAM、SDRAM比较： 2.1.1 设计输入(原理图／HDL文本编辑) 1. 图形输入 图形输入 原理图输入 状态图输入 波形图输入 图形输入优点： 图形输入缺点： 1.没有标准化，不同软件的设计规则、存档格式和编辑方式不同，兼容性差。 2.对于大规模的设计，易读性差，错误排查困难，整体调整和结构升级困难。 3.由于兼容性差，性能优秀的电路模块难以移植和再利用。 4.设计直接面对硬件模块，行为模块的建立无从谈起，无法实现自顶向下的设计方案。 2. HDL文本输入 2.1.1 设计输入(原理图／HDL文本编辑) 这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 可以说，应用HDL的文本输入方法克服了原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。 2.1.2 综合 即依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。 由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。 综合就是将电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。 2.1.3 适配 适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。 逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。 2.1.4 时序仿真与功能仿真 时序仿真 功能仿真 就是接近真实器件运行特性的仿真， 仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 是直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟，以了解 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。 2.1.5 编程下载 通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTP FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。 FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是： 将以乘积项结构方式构成逻辑行为的器件称