数电 第六章时序逻辑电路.pptVIP

6.1 时序电路概述 6.3.2 Counter 计数器型序列码发生器设计方法 5、四位二进制可逆计数器—74LS193（双时钟） 本章重点 例：设计产生110001001110序列码发生器. 第二步：设计组合电路 QD QC QB QA Z 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1. 列出真值表 2. 卡诺图化简 3. 八选一数据选择器实现逻辑函数 八选一选择