第五章--时序逻辑电路.pptVIP

第五章 时序逻辑电路 作 业 5-3、5-4、5-8、5-35 5-9、5-12 5-19、5-21 5-24、5-27、5-36 5-29 第一节 概述 一、时序逻辑电路的结构及特点 二、时序逻辑电路的分类 二、时序逻辑电路的分类 三、时序逻辑电路的描述方法 （一）逻辑方程组 （二）状态转移表（State Transition Table） （三）状态转移图（State Transition Diagram） （四）时序图（波形图） 一、时序逻辑电路分析的一般步骤 1．观察电路的结构，确定电路是同步时序逻辑电路还是异步时序逻辑电路，是米里型电路还是莫尔型电路。 2．写出各触发器的时钟方程。 3．写出时序逻辑电路的输出方程。 4．写出各触发器的驱动方程。 5．将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。 6．根据状态方程得到该时序逻辑电路的状态表。 7．根据状态表得到该时序逻辑电路的状态图。 8．在给定的输入信号作用下得到该时序逻辑电路的时序图。 9．根据状态图分析该时序逻辑电路的功能。 需要说明的是，上述步骤不是必须遵循的固定步骤，实际 应用中可根据具体情况加以取舍，如在分析同步时序逻辑电路 时，各触发器的时钟信号的逻辑表达式就可以不写。 二、同步时序逻辑电路的分析举例 例5-2 分析图所示时序逻辑电路的功能。 例5-2 分析图所示时序逻辑电路的功能。 本电路为一个串行加法运算电路，X1是 串行输入被加数的值，每个值维持一个时钟 周期的长，X2是串行输入加数的值，每个值 维持一个时钟周期的长，Z是串行输出的和， 相加产生的进位保存在触发器中。 （二）莫尔型同步时序逻辑电路的分析 三、异步时序逻辑电路的分析举例 第三节 同步时序逻辑电路的设计 一、同步时序逻辑电路的设计的一般步骤 一、同步时序逻辑电路的设计的一般步骤 例5-5 某时序逻辑电路的状态表如表所示，根 据等价状态对的定义之一判断这个时序逻辑电 路的哪些状态等价。 例5-6 根据等价状态对的定义之二，判断例5-5给 定的时序逻辑电路的哪些状态等价。 例5-7 判断图示的状态图中的状态是否有等价状 态，若有，合并等价状态后得到简化的状态图。 二、同步时序逻辑电路设计举例 例5-8 设计一个同步5进制加法计数器，当计满 后产生进位输出Y=1，其它情况下Y=0。 例5-9 设计一个串行数据检测器。该检测器可以 检测111序列的到来。有一个输入端X，一个输 入端Z。当在输入端连续输入三个1时，该电路 输出Y=1，否则输出Y=0。 例5-10 用莫尔（Moore）型电路实现例5-9的111序列检测器。 S0 ：表示初始状态或收到一个0时的状态； S1 ：收到一个1后的状态； S2 ：连续收到11后的状态； S3 ：连续收到111后的状态。 例5-11 设计一个101脉冲序列检测电路，X 为输入，Z为输出，当检测到X连续输入 101时Z=1，否则Z=0。X输入的101序列 中最后一个1不可以当作下一个序列的第 一个1，如X=01010110100，则 Z=00010000100。 例5-12 用JK触发器设计一个自动售票机的 时序逻辑电路。每次只允许投入一枚伍 角硬币或一枚一元硬币，累计投币一元 时售票一张。若投币伍角后再投币一 元，则售票的同时找币伍角。 该时序逻辑电路有一个输入信号X，两个输出信号Y 和Z，分别表示是否找钱、是否售票，框图如下； 规定X为0表示投入一枚五角硬币，X为1表示投入一枚一元硬币。Y为0表示不找钱，Y为1表示找币伍角。Z为0表示不售票，Z为1表示售票一张。 （2）根据题意，画出原始状态图 设S0表示没有任何交易的等待状态， S1表示累计五角状态， S2表示累计一元状态， S3表示累计一元五角状态 （4）状态编码 第四节 计数器 计数器的种类很多，从不同角度，有不同的分类方法： 按计数容量可分为：二进制计数器和非二进制计数器。 按数字的增减趋势可分为：加法计数器、减法计数器和可逆计数器。 按计数器中各个触发器的时钟信号是否是同一个可分为：同步计数器和异步计数器。 一、二进制计数 （一）二进制异步计数器 1．二进制异步加法计数器 2．二进制异步减法计数器 （二）二进制同步计数器 1．二进制同步加法计数器 2．二进制同步减法计数器 3．二进制同步可逆计数器 二、非二进制计数器 （一）8421BCD码同步十进制加法计数器 （二）8421BCD码异步十进制加法计数器 第五节 常用中规模计数器芯片及应用 一、常用中规模计数器芯片 （一）4位二进制同步加法计数器芯片74X161