集成电路工艺原理要素.ppt

* “鸟嘴”大小与Si3N4膜厚度、缓冲SiO2 层厚度、氧化温度以及场氧化厚度有关： 若 Si3N4 ?， “鸟嘴”?，缺陷 ? ； 若 SiO2 ?， “鸟嘴” ?，缺陷 ? ； 氧化温度 ?， “鸟嘴”? ； “鸟头”、“鸟嘴”的存在不仅影响器件尺寸的缩小，集成度的提高，在MOS集成电路中还可引起窄沟道效应，使跨道下降； 侧壁的位错缺陷造成晶体管 e-c 漏电； 减小“鸟头”、 “鸟嘴”以及缺陷的措施：使缓冲氧化层尽可能薄；提高氧化温度，缩短氧化时间。 * 一. 热氧化时杂质在界面上的再分布 杂质在硅中的平衡浓度 杂质在二氧化硅中的平衡浓度 m = ＝ C1 C2 杂质在Si和SiO2中的溶解度不同，扩散系数不同，热氧化时，杂质在SiO2－Si两边要重新分布，这种规律由分凝系数(Segregation Coefficient)来描述 §3.7 二氧化硅－硅界面的性质 *  m?1时，意味着SiO2生长过程中， SiO2把杂质推向Si，造成SiO2-Si界面处Si一侧杂质浓度的增加。磷、砷、锑就属于这种类型杂质； m?1时，说明SiO2能“吸收”这类杂质，从而使SiO2-Si界面处Si一侧杂质浓度降低。杂质硼、铝属于这一种类型； 工艺中，利用这一特性，改变硼再分布扩散时的氧化速度，来调节和控制硼扩散后硅的表面浓度； 二 反型现象 SiO2-Si界面处SiO2一侧正电荷的积累，可感应交界处P型硅一侧变为N型的现象； * * 二 二氧化硅中的电荷 现已公认，在Si-SiO2界面氧化层中存在着固定及可动的电荷，由于这些电荷浓度或位置的变化，调制了硅表面势，因此，凡是与表面势有关的各种电参数均受到调制。 * 1.界面陷阱电荷(Qit)(Interfacetrappedh 2.固定氧化物电荷(Qf)(Fixed Oxide Charge) 3.可动离子电荷Qm(Mobile ionic charge) 4.氧化物陷阱电荷(Qot) Oxide trapped charge * 1 固定电荷Qf 固定电荷来源示意图 正电荷,电荷密度 。 固定电荷是由Si-SiO2界面附近过剩的Si离子或者说是氧空位引起的，其存在于SiO2中，距Si-SiO2界面约几十埃的范围内。 * 特性 界面固定电荷密度与晶向关系 （1）固定电荷的面密度是固定的，不随外加偏压和Si表面势变化； （2）SiO2层厚度、Si衬底掺杂类型及浓度（1014—1017/cm3内）对Qf无明显影响； （3）在相似的工艺条件下，Qf随晶体的取向而明显变化，并按（111）（110）(100)顺序递减，近似呈3：2：1，如表所示； * 界面固定电荷密度与晶向关系 * （4) 固定电荷密度Qf与工艺条件密切相关——遵循Deal三角形规律 Deal 三角关系(Deal Triangle) 斜边代表了Qf和氧化温度的关系，温度越高，Qf越小； 底边表示不论氧化时温度如何,只要经过干氮或氩气退火,就可以得到较低的Qf值。 Deal三角形 * 影响 (1) 使mos结构的C-V曲线向负方向平移，而不改变其形状; (2) 由于Qf固定，仅影响阈值电压的大小，但不会导致阈值电压的不稳定。 * 原因：钠性质活泼；含量高；在SiO2中的扩散数仅次于 H ，比 B、P、As 大近万倍。 氧化层中杂质的扩散系数 2 可动离子电荷Qm 氧化层中的可动离子电荷(Li+、K+、Na+等碱金属离子和H＋离子等）其中以钠离子（Na+）影响最大; * * 引起PNP管集电区反型产生沟道，使击穿电压降低,漏电流增大。 影响 (1) 降低了pn结击穿电压，增加了漏电流。 PNP管的场感应结及其击穿特性 * NPN管的场感应结及其击穿电压 * 引起NPN管基区反型，产生沟道，导致TTL电路多发射极晶体管交叉漏电流增加，使前级输出高电平降低以至失效；导致集电区表面n+化，使击穿电压下降。 * (3) 引起MOS器件阈值电压漂移； ????理论分析指出，在厚度为dox的SiO2中，可动电荷密度为?（x）时，Si—SiO2 界面可动有效净电荷密度为: ?p（x）变化?Vt漂移。 栅氧化层中的离子电荷 (2) 引起晶体管电流增益漂移； * 式中，Qf为SiO2层中的固定电荷，Qm为层内可动电荷密度，QSDmax为表面耗尽层最大电荷密度,C0为单位面积的栅氧化层电容，?ms 为金属－半导体功函数差，?F为半导体衬底的费米电势。 在温度－偏压