电子课程设计--基于Verilog的出租车计费器.doc

电子课程设计 基于Verilog的出租车计费器 学院：电子信息工程学院 目录 0引言 1设计任务与要求 2总体框图 3器件选择 4功能模块 5 Verilog HDL程序 6功能仿真 7硬件下载 8总结 基于Verilog_HDL的出租车计费器 引言 Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种用文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。现在，随着系统级FPGA以及片上系统的出现，软硬件协同设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计相结合。 随着出租车行业的发展，对出租车计费器的要求也越来越高，用户不仅要求计费器性能稳定计费准确，而且要求在乘坐出租车时，显示起步价、行车里程二部分，由自动计费器自动记录。安装在与汽车轮相连接的传感器在汽车行进时向自动计费器发送脉冲信号，在一定的公里数内，按起步价计费；超过这一里程后，自动计费器按里程计费；超过一定费用后，则则增加里程费用；如果停车等候，则不收费。 设计思路：假设出租车有启动键、暂停键、加速键和档位键。 启动键为脉冲触发信号，当它开始发出脉冲时表示汽车启动，并根据车速的选择和基本车速发出相应频率的脉冲（计费脉冲）实现车费和路程的计数， 当停止键为高电平时，表示汽车熄火，停止发出脉冲，此时车费和路程计数清零； 当暂停键为高电平时，表示汽车暂停并停止发出脉冲，此时车费和路程计数暂停 档位键用来改变车速，不同的档位代表不同的车速，同时路程计数的速度也不同。当档位键键分别取0、1、2、3时路程的计数逐渐加快，表示车速逐渐加快。 出租车计费器分为两大模块即控制模块及译码显示模块。系统框图如上图所示。控制模块根据车速选择和基本车速发出响应频率的脉冲驱动计费器和路程显示进行计数，当处于停止状态时暂停发出脉冲，此时计费器和里程显示相应的停止计数。译码显示模块实现了十进制到四位十进制的转换。以及车费和路程的显示。 器件选择 硬件：本实验所使用的实验箱是EL-EMCU-I实验箱，它是集EDA/CPLD/FPGA和MCU的开发为一体的综合性实验，此实验箱所使用芯片是Altera公司生产的Cyclone系列EPIC12Q240C8芯片。还用到了实验箱外围接口电路：8段数码管显示单元及其周围端口、按键控制单元。 软件：使用了Quartus II9.1(32-Bit)软件、其软件中所使用的芯片有Cyclone IV E:EP4CE6E22C8、Cyclone:EP1C6Q240C8。 功能模块 计费功能 计费标准为：按行驶里程收费，起步费为6.00元，并在车行3千米后按1.2元/km当计费器达到或超过20元时，每千米加收50%的车费，车停止不计费。 2、实现预置功能 能预置起步费，每千米收费，加收费 当启动键start为高电平时，预置起步费6.00元， 3、模拟功能 模拟汽车启动，停止，暂停，车速等状态 当启动键start为高电平时汽车启动，开始发出脉冲，从而开始计费和路程的增加 当停止键stop为高电平时汽车熄火，停止发出脉冲，车费和路程计数清零。 当暂停键pause为高电平时汽车暂停，停止发出脉冲，车费和路程暂停。 当档位键speedup都为低电平00时，车速为1档，每来10个脉冲路程增加10米 当档位键speedup高位为低电平，低位为高电平即01时，车速为二档，每来10个脉冲路程增加20米 当档位键speedup高位为高电平，低位为低电平即10时，车速为三档每来10个脉冲路程增加50米 当档位键speedup都为高电平即11时，车速为四档，每来一个脉冲路程增加10米 动态扫描功能 将车费和路程在数码管上显示出来，因为数码管只有四位，所以用开关控制车费和路程的显示，当开关为高电平时，数码管显示车费。当开关为低电平时，数码管显示路程。通过位选和段选的控制将车费和路程显示出来，车费和路程各显示两位小数。 注：如果用原理图的办法实现的话，控制模块的按键可以用与门或非门来实现，预置费功能和车速功能用原理图的话有些复杂故选用程序来实现。 附：设计程序 module taxi(scan,seg7,dp,clk5