原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[第二章组合逻辑电路2
为了实现2位以上数码比较时，输入低位片比较结果而设置的。FA＞B、FA＜B 、FA＝B为本位片三种不同比较结果输出端。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 由此可写出如下逻辑表达式： FA＞B＝(A1B1)+(A1=B1)(A0B0)+(A1=B1)(A0=B0)IAB FA＜B＝(A1B1)+(A1=B1)(A0B0)+(A1=B1)(A0=B0)IAB FA=B＝(A1=B1)(A0=B0)IA=B 根据表达式画出逻辑图如图2.34所示。图中用了两个l位数值比较器，分别比较（A1、B1）和（A0、B0），并将比较结果作为中间变量，这样逻辑关系比较明确。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 三． 集成数值比较器及其应用 1．集成数值比较器7485 7485是典型的集成4位二进制数比较器。其电路原理与2位二进制数比较器完全一样。逻辑符号如图2.35所示。 一片7485可以对两个4位二进制数进行比较，此时级联输入端IAB 、IAB 、IA=B应分别接0、0、1。当参与比较的二进制数少于4位时，高位多余输入端可同时接0或1。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2．集成数值比较器的扩展 （1）串联扩展方式，如图2.36所示。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （2）并联扩展方式。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 图2.37所示是采用并联方式用5片7485组成的16位二进制数比较器。将16位按高低位次序分成4组，每组用1片7485进行比较，各组的比较是并行的。将每组的比较结果再经1片7485进行比较后得出比较结果。这样总的传递时间为两倍的7485的延迟时间。若用串联方式，则需要4倍的7485的延迟时间。 2.4.5 加法器 一．加法器的基本概念及工作原理 1．半加器 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 半加器的真值表如表2.20所示。表中的A和B分别表示被加数和加数输入，S为本位和输出，C为向相邻高位的进位输出。由真值表可直接写出输出逻辑函数表达式: Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 2.4.3 译码器 一．译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号的电路。 假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N＜2n ，称为部分译码器，如二一十
文档评论（0）