仵苗苗 信工一班仵苗苗 信工一班.doc

本科毕业论文（设计） 题 目： 基于EP2C35F672C8VHDL的数字钟设计与仿真 学 生： 仵苗苗 学号： 201140930138 学 院： 计算机与信息学院 专 业： 信息工程 入学时间： 2011 年 9 月 15 日 指导教师： 刘德方 职称： 助教 完成日期： 2015 年 4 月 1 日 基于EP2C35F672C8VHDL的数字钟设计与仿真 摘要：此课题给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII9.0作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。 系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个版块:分频版块、计时校时版块、整点报时版块、扫描显示版块、顶层版块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII9.0软件进行功能仿真, 验证数字钟设计的正确性。 测试结果表明本设计实现了一个多功能的数字钟，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。 关键词：EDA技术、VHDL语言、FPGA、数字钟、QuartusII9.0软件、自顶向下 The design and simulation of digital clock based on EP2C35F672C8VHDL Abstract:This design gives a FPGA-based multifunctional digital clock using EDA as a development tool, VHDL language and graphical input hardware description language, the QuartusII 9.as a platform for running the program, written procedures debugging and running, the waveform simulation downloaded to the FPGA chip to achieve the design goals. The main system chip CycloneII series EP2C35F672C8 adopted a topdwn design ideas, the system is divided into five modules: frequency module, timing module, timer module, display module, the top-level module. With VHDL various functional modules, graphical input method to generate the top-level module. Last QuartusII under simulation, to verify the correctness of the digital clock design. The test results show that the design of a multifunctional digital clock, with seconds time display, 24-hour cycle timing; cleared, and the whole point timekeeping functions. Key words: EDA technology;VHDL language; FPGA；digital clock；top-down; QuartusⅡ9.0 目 录 1 绪论 1 1.1相关技术的发展及其未来 1 1.2 选题的目的和意义 1 1.3 研究方法和内容 2 2 软件的开发环境 2 2.1 FPGA及EP2C35F672C8芯片 2 2.1.1 FPGA的简介 2 2.1.2 EP2C35F672C8 3 2.2 QUARTUSⅡ9.0软件的应用 4 2.2.1 QUARTUS Ⅱ9.0的概述 4 2.2.3 使用EDA工具的基本流程 4 2.3 VHDL语言