微机接口第五章 第六章.ppt

置换策略： FIFO策略 最早装入高速缓存的页为置换页 LRU策略 最近最少访问的页为置换页 要求设计4KB存储器系统地址译码电路,选 用芯片为1KB,CPU的寻址能力为64KB,分 别采用线选译码、全地址译码、部分地址 译码完成，并比较其特点。 如果CPU的地址线是16位，选用4KB的存储器 组成16KB存储系统，用A15~A12作为线选的 译码方式设计存储系统，说明每片芯片的地 址范围，在此系统中片内地址几位？ (4)混合地址译码:一部分采用部分译码,一部分 采用线选译码 例：当CPU地址总线为16位，存储器由10片容 量为2KB的芯片构成，使用混合译码法实现 地址译码 2KB CS (1) 2KB CS (2) 2KB CS (8) 2KB CS (9) 2KB CS (10) Y0 Y1 Y7 3-8 译码器 A11~A13 A14 A15 A0~A10 特点：该方法将用于片选控制的高位地址分为两组，其中一组的地址(通常为较低位)采用部分译码法，经译码后的每一个输出作为一块芯片的片选信号；另一组地址(通常为较高位)则采用线选法，每一位地址线作为一块芯片均片选信号。 4、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： ①根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； ②根据所选用存储芯片的容量，