[微机原理课程设计报告---抢答器的设计.doc

《微机原理及接口技术》 课程设计报告 题目：竞赛抢答器的设计 1、设计目的 1）了解竞赛抢答器的设计原理和方法。 2）掌握定时/计数器、并行接口芯片和中断控制的工作原理与使用方法。 2、所用元器件 1）80X86系列微机一台。 2）定时、计数器、并行接口芯片。 3）基本TTL电路芯片，七段数码管。 3、设计内容及步骤 1）设计要求 （1）可供4组同时抢答，由按钮控制。 （2）能显示出最先抢答的组号，而对其他组的抢答不予理睬。 （3）对主持人未曾按启动扭之前就按抢答按钮的犯规组，亮红灯警告。 （4）对抢答后的回答时间进行计时控制，如回答超时，则以音响报警。 2） 撰写设计报告 （1）各个硬件模块设计和原理图 （2）各个软件模块设计和流程图 4、硬件设计 1）总体设计 由于本次实验要用到数码显示、中断控制、倒计时等功能，故初步分析，需要8255、8253等芯片。 经过小组成员讨论，认为本实验的关键是准确判断出最先抢答者的信号并锁存，而同时不理睬其他抢答者的信号。为此，可将4个抢答按钮信号通过一个4位并行输入口接至微机中。当主持人启动抢答过程后，微机通过该并行输入口循环对4路抢答信号进行采样。当采样到那一组的抢答信号已经发出，则立即停止采样，并记录下该组的组号，每路抢答按钮电路可以参考下图进行设计。 图1 路抢答按钮电路 由图可知,当4组均未按下抢答按钮时,送入到并行接口的4位抢答状态都是0,而当微机采样到这4位数据不为0时,则表示有一组获得了抢答机会,然后通过逐位口查询个位口状态,即可判断出哪一组抢答成功,最后利用并行输出接口将抢答成功的组号现实出来.在实验中,可以仅用一位7段数码管来显示抢答选手的组号. 为了对抢答后的回答时间进行计时控制,可以利用一个可编程定时计时器，先置计数初值，再计时，当计时时间到后，由并行接口输出一个响铃信号提示抢答选手的回答时间已到。 由于本系统要求对犯规的组亮红灯警告，所以要设置一个启动按键，在主持人按下启动按键之前，如果有抢答钮被按下，则该抢答选手犯规，可以通过并行接口输出一个信号使该组的红色发光二级管点亮以示该组选手犯规。 综上所述，本实验的硬件电路可参考下图3示的硬件结构示意图进行设计。 图2 硬件结构示意图 其中8255与8086连接图如下图4 图3 8086与8255连接图 实验原理图见附录一。 2）芯片介绍 （1）8255芯片 8255A内部有3个相互独立的8位数据端口，即端口A﹑端口B﹑端口C。设计人员可以用程序是他们分别作为输入端口或输出端口。不过，每个端口有着各自的特点。 端口A对应1个8位数据输入锁存器/缓冲器和1个8位数据输出锁存器/缓存器。所以，用端口A作为输入或输出时，数据均可以受到锁存。 端口B对应1个8位数据输入锁存器/缓冲器和1个8位数据输出锁存器/缓存器。 端口C对应1个8位数据输入锁存器/缓冲器和1个8位数据输出锁存器/缓存器。这样，当端口C作为输入端口时，对数据不作锁存，而作为输出端口时，对数据进行锁存。 在使用中，端口A﹑端口B和端口C可以相互独立，分别作为输入或者输出端口，也可以由端口C配合端口A﹑端口B作输入端口或者输出端口，此时，端口A和端口B作为独立的输入端口或输出端口，而端口C则配合端口A和端口B工作。具体得讲，端口C常常通过控制命令被分成两个4位端口，每个4位端口包含1个4位的输入缓冲器和1个4位的输出锁存器/缓冲器，他们分别用来位端口A和端口B提供控制信号和状态信号。 方式选择控制字 D7 D6D5 D4 D3 D2 D1 D0 A组方式 A口 输入 0—输出 PC7～PC4 1—输入 0—输出 B组方式 0—方式0 1—方式1 B口 1—输入 0—输出 PC3～PC0 1—输入 0—输出 1有效 标志位 00—方式0 01—方式1 1—方式2 (2）8253芯片 8253的主要性能：8253可编程定时/计数器芯片时Intel公司生产的微型计算机通用外围芯片之一。采用24个引脚，双列直插式封装，其主要特性如下：采用NMOS工艺，用单一的＋5V电源供电。片内有3个独立的16位减法计数器（或计数通道），每个计数器又可分为两个8位的计数器。计数频率为0～5MHz。两种计数方式，即二进制和BCD方式计数。6种工作方式，即可对系统时钟脉冲计数实现定时，又可对外部事件进行计数。可由软件或硬件控制开始计数或停止计数。 图4 8253引脚图 5、软件设计 1）主程序设计 实验的软件设计可以分为主程序﹑启动中断服务程序和定时中断服务程序三部分。 启动中断服务程序完成的任务较单一，只需要对启动标志进行记录。例如，可以在主程序中设置一个启动标志