高エネルギー向けSOI検出器の開発.pptVIP

SOI(Silicon On Insulator言う) * 高速動作：低寄生容量。 位置分解能：モノリシック、PIXOR構造。 物質量：モノリシック、センサー周り寄生容量。 放射線耐性：TID効果に弱いが対策可能。 * 固有位置分解能： PIXOR→φ7um、z11um、　DSSD→φum,zum(ノイズに依存) Layer#3→半径40mmに配置 * PIXOR構造：新しいセンサー構造、pixelとstripの中間構造 バイナリ読み出し形式：電離電荷のアナログ量ではなく、Vthに対するHit判定で1,0を返す。 カウンタ：トリガーが来るまでカウンタでHit情報を格納する。 後でもう一度まとめるが簡単に説明。 * * ラダー表記、全体表記、1chip → 2cm角程度 図では読み出し回路はセンサー外へ出ているが、実際はセンサーの上に配置される。 * 例えば、位置分解能高く占有率低くしたい。 →Pixelっぽく作りたい。 →要求の位置分解能のPixelを設定。 →処理回路設定→回路面積→最低のOR数決定。 * 図を変えよう、LOADもしておこう。 * 各機能のコメント ?discriminator：閾値1段でバイナリ形式のHit情報に変換する ?synchronizer：デジタル回路の入射部→CLKに同期させる＋1CLK分のHitに変換 ?SEQ：カウンタの使用状況を把握して、Hit情報をカウンタに送る ?htc~：実際にカウンタを使って、トリガーが来るまでHit情報をCHに格納しておく。 ?trigger compare：トリガー信号とカウンタの時間経過を比較する。0の場合にトリガーでhit情報 * 図を変えよう。 占有率が低いと予想されるため、pre-amp後の波形はこの程度でOKか? 高速すぎるアンプは電力食べる→トレードオフ * 日本物理学会　＠弘前大学　18aSE_5 Silicon On Insulator Silicon On Insulator 日本物理学会　＠弘前大学　18aSE_5 Silicon On Insulator Silicon On Insulator 日本物理学会　＠弘前大学　18aSE_5 Silicon On Insulator Silicon On Insulator 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 日本物理学会　＠弘前大学　18aSE_5 Belle II SVDに向けたSOI pixel検出器の検討 東北大学　小野 善将、小貫良行、山本均 高エネ研　新井康夫、坪山透 その他SOIPIXグループ 2011/9/18 * 日本物理学会　＠弘前大学　18aSE_5 SOI検出器 SOI検出器：SOI基板のSubstrate層をセンサーとして使用 2011/9/18 日本物理学会　＠弘前大学　18aSE_5 * 特徴 ○モノリシック型検出器 ○SOI CMOSによる読み出し回路 Sensor SOI Circuit BOX(SiO2) 半導体検出器の理想形!! ?寄生容量の大幅減 ?物質量減 ?ラッチアップ耐性 ????etc 高エネルギー実験への応用 崩壊点検出器への応用 2011/9/18 日本物理学会　＠弘前大学　18aSE_5 * Belle II detector 要求項目 当面の目標 SOIとの相性 高速な動作 40MHz以上 ○ 高い位置分解能 ~ 10um ○ 物質量少ない Si:100um以下 ○ 放射線耐性 10Mrad以上 △（○） SOI検出器は崩壊点検出器に相性がいい。 e- e+ 7GeV 4GeV Belle II SVD最内層に向けた開発 目標：Belle II SVD最内層（Layer#3）に向けて開発。 2011/9/18 日本物理学会　＠弘前大学　18aSE_5 * 現行案 Layer#3 DSSD (Double-sided Silicon Strip Detector) DSSD pitch ： φ50um、z160um sampling rate : 31.8MHz 占有率 : 6.7 (%) センサー厚 : 300um e- 7GeV e+ 4GeV SOI PIXOR Layer#3 占有率、ゴースト発生率、物質量などの低下を狙う。 SOI PIXOR (SOI Pixel OR)