微机原理课程设计.doc

微机原理课程设计 设计说明书 题目：基于8086/8088的交通信号灯设计 院系：机械工程与自动化学院 专业：机械设计制造及其自动化 班级： 学号： 姓名: 指导老师： 日期： 目录 一、设计题目……………………………………………………………………3 二、设计要求及内容……………………………………………………………3 三、各部分工作原理……………………………………………………………3 四、具体设计 1、系统要求……………………………………………………………… 8 2、译码电路设计………………………………………………………… 11 3、软件程序设计………………………………………………………… 12 五、总结…………………………………………………………………………20 六、摘要…………………………………………………………………………20 一、设计题目 设计一个基于8086/8088微型计算机的一个交通信号灯控制系统，要求能完成基本的交通灯控制，如红、绿、黄三种灯的定时交替点亮与熄灭；能提供行人通过时的临时信号修改；能提供当时当地的温度、湿度信息；提供基本的键盘输入。 要求用于由8086单一微处理器构成的小系统。在这种方式下，由8086CPU直接产生小系统所需要的全部控制信号。器系统特点是：总线控制逻辑直接由8086CPU产生和控制。若有CPU以外的其他模块想占用总线，则可以向CPU提出请求，在CPU允许并响应的情况下，该模块才可以获得总线控制权，使用完后，又将总线控制权还给CPU。最大模式：用于实现多处理机系统，其中，8086CPU被称为主处理器，其他处理器被称为协处理器。在这种方式下，8086CPU不直接提供用于存储器或I/O读写的读写命令等控制信号，而是将当前要执行的传送操作类型编码为3个状态位输出，由总线控制器8288对状态信号进行译码产生相应控制信号。最大模式系统的特点是：总线控制逻辑由总线控制器8288产生和控制，即8288将主处理器的状态和信号转换成系统总线命令和控制信号。协处理器只是协助主处理器完成某些辅助工作，即被动的接受并执行来自主处理器的命令。和8086配套使用的协处理器有两个：一个是专用于数值计算的协处理器8087，另一个是专用于输入输出操作的协处理器8089。8087通过硬件实现高精度整数浮点数运算。8089有其自身的一套专门用于输入输出操作的命令系统，还可带局部存储器，可以直接为输入输出设备服务。增加协处理器，使得浮点运算和输入输出操作不再占用8086时间，从而大大提高了系统的运行效率。一个外部信号通过中断请求线IRQ，传输到IMR（），IMR根据所设定的（OCW1），决定是将其丢弃还是接受。如果可以接受，则8259A将IRR（中断请求暂存寄存器）中代表此IRQ的位置位，以表示此IRQ有中断请求信号，并同时向CPU的INTR（中断请求）管脚发送一个信号。但CPU这时可能正在执行一条指令，因此CPU不会立即响应。而当这CPU正忙着执行某条指令时，还有可能有其余的IRQ线送来中断请求，这些请求都会接受IMR的挑选。如果没有被屏蔽，那么这些请求也会被放到IRR中，也即IRR中代表它们的IRQ的相应位会被置1。　　当CPU执行完一条指令时后，会检查一下INTR管脚是否有信号。如果发现有信号，就会转到中断服务，此时，CPU会立即向8259A芯片的INTA（中断应答）管脚发送一个信号。当芯片收到此信号后，判优部件开始工作，它在IRR中，挑选优先级最高的中断，将中断请求送到ISR（中断服务寄存器），也即将ISR中代表此IRQ的位置位，并将IRR中相应位置零，表明此中断正在接受CPU的处理。同时，将它的编号写入中断向量寄存器IVR的低三位（IVR正是由ICW2所指定的，不知你是否还记得ICW2的最低三位在指定时都是0，而在这里，它们被利用了！）这时，CPU还会送来第二个INTA信号，当收到此信号后，芯片将IVR中的内容，也就是此中断的中断号送上通向CPU的数据线。　　这里需要理解的是中断屏蔽与优先级判定并不是一回事，如果被屏蔽了，那么参加判定的机会也都没了。在默认情况下，IRQ0的优先级最高，IRQ7最低。当然我们可以更改这个设定，这样在下面有详细描述。　　当芯片把中断号送上通往CPU的数据线后，就会检测ICW4中的EOI是否被置位。如果EOI被置位表示需要自动清除中断请求信号，则芯片会自动将ISR中的相应位清零。如果EOI没有被置位，则需要程序向芯片发送EOI消息，芯片收到EOI消息后才会将ISR中的相应位清零。　　这里的机关存在于这样一个地方。优先权判定是存在于8259A芯片中的，假如CPU正在处理IRQ1线来的中断，这时ISR中IRQ1所对应的位是