数电课设乘法器.docVIP

电子技术课程设计报告 题目：4位2进制乘法器 学生姓名 尹汭 同组人员 邵奕天 专 业 自动化 学 号 3009203206 指导教师 周跃庆 日 期 1231 摘要 本实验利用两位二进制数乘法中乘数各位与被乘数相乘后移位相加的原理，拓展得到两个四位二进制数相乘原理。在max+plus2上进行原理图设计和软件仿真，软件通过后，下载到EPF10K10中，在GW48系列EDA/SOC实验开发系统完成硬件调试。 关键词：四位二进制乘法器；max+plus2；移位相加； Abstract This experiment was based on the principle of two binary multiplication that each multiplier times multiplicand then let the result shift and plus the result of the last, we expand it and get the principle of four binary multiplication. We design the schematic and simulate through max+plus2, then we load the programme to EPF10K10 after the debugging of the software. At the last we finished the hardware debugging in GW48 series EDA/SOC experimental development system. Key words：four binary multiplier；max+plus2；shift and sum 一、完成课题的工作基础和实验条件 1．工作基础：数字电子技术课程、数字电子技术实验、max+plus 2软件 2．实验条件： （1）GW48系列EDA/SOC实验开发系统（提供有目标芯片FPGA-型号EP1K30TC144-3、数码显示器、二极管、三极管、钮子开关、晶振等资源）； （2）电路设计器件：74161（可预置四位二进制计数器）、74138（3-8线译码器）、74199（八位移位寄存器）、74116（双四位锁存器）、74194（四位双向通用移位寄存器）、742834（位二进制全加器），74148（8线-3线八进制优先编码器），74381（算术逻辑单元），74147(10线-4线优先编码器)，74276(四jk触发器)。 二、设计目的： 1）应用数字电子课程所学的知识，结合实验室硬件，进行数字电子电路的实践训练，锻炼动手能力，提高分析和解决问题能力。 2）掌握max+plus2软件使用方法，熟练进行电路原理设计及仿真。 3）熟悉软件设计—仿真—硬件调试的开发模式。 三、设计任务： 输入两个十六进制数（范围0至15），并在数码管显示；按下乘法按键，在两个数码管显示结果（16进制显示）；运算结果超出范围255，蜂鸣器响起提示结果溢出。 四、乘法器组成：乘法运算部分：译码器、计数器、移位寄存器、加法器、锁存器；时钟周期部分：8hz、16hz、1024hz方波（由实验台晶振提供）。 四、乘法器原理： 1.总电路图： 图1 说明：三个clock接口：clk8,clk16,clk1024分别外接8hz,16hz,1024hz的时钟，用来驱动乘法器。a0~a7为输入端口，a0~a3输入乘数，a4~a7输入被乘数（高电平有效）。输入完毕后，通过给mul端口低电平，启动乘法器进行运算。outc0~outc7为输出端口。 2.乘法器内部电路 下图为mutiplier内部原理图，按照功能分为五个模块。 图2 包括：总时序控制电路，输入锁存电路，运算电路，辅助时序控制电路，结果锁存/输出电路 总共五个模块。 总时序控制电路： a.给74161输入8HZ的方波并作为总控制时序周期，74161的输出经74138译码后对应出7个周期： b.第0周期时Y0N产生低电平，使输入锁存电路的74166打开。 c.第1周期时Y0N产生高电平以锁存住输入的数据。 d.第2周期Y2N产生的低电平使74194及运算电路的74199置位从而把74166锁存住的数据读入到运算电路中。然后第3～6周