第三章8086微处理器说课.pptVIP

Page：* 四、8086最小模式下的典型配置 3.3 8086的引脚信号及工作模式 地址总线 74LS373 数据总线 CLK READY RESET 8284 时钟 发生器 RES VCC MN/MX VCC AD0 AD7 AD8 AD15 A16 A19 HBE ALE D0 D7 D0 D7 D0 D5 D4 G G G 74LS245 Q Q Q OE OE OE DEN DTR/R DIR G RD WR M/IO INTR INTA HBE A16~A19 A8~A15 A0~A7 A0~A19 D8~D15 D0~D7 D0~D15 控制总线 系统总线BUS MN/MX TEST HOLD CLK HLDA NMI RESET INTR INTA READY M/IO WR 8086 RD CPU ALE BHE A19～A16 AD15～AD0 TD/R DEN 8284 时钟 发生器 STB 锁存器 8282 收发器 8286 T OE 数据总线D16～D0 地址总线A19～A0 控制总线CB +5V 四， 8086/8088最小模式下的系统结构 8086最小模式信号连接 Page：* 8086与驱动器8286连接 8086与锁存器8282连接 8086 最小模式特点 MN/MX接＋5V，决定了8086工作在最小模式； 有1片8284作为时钟发生器； 有3片8282或74LS373作为地址锁存器； 当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力，可使用8286/8287作为总线收发器。 Page：* 一、总线周期概述 8086/8088CPU基本的总线周期由4个时钟周期组成，如图所示。时钟周期是CPU的基本时间计量单位，由CPU主频决定，如8086的主频为5MHz，1个时钟周期就是200ns。 相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称 T状态（T周期） CLK T 3.4 8086的总线操作和时序 Page：* 二、总线操作 8086/8088在与存储器或I/O端口交换数据时需要执行一个总线周期，这就是总线操作。 按照数据传输的对象，可分为存储器操作和I/O操作；按照数据传输的方向，可分为读操作和写操作。 一个基本的总线周期包含4个T状态，分别称为T1、T2、T3、T4，在存储器和外设速度较慢时，要在T3之后插入一个或几个等待状态TW。 3.4 8086的总线操作和时序 2 8088的总线时序 时序（Timing）是指信号高低电平(有效或无效)变化及相互间的时间顺序关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时 什么是总线操作？ 2 8088的总线时序（续1） 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态 描述总线操作的微处理器时序有三级： 指令周期 → 总线周期 → 时钟周期 什么是指令、总线和时钟周期？ 2 8088的总线时序（续2） 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程。若干总线周期组成一个指令周期 总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程 8088的基本总线周期需要4个时钟周期 4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 当需要延长总线周期时需要插入等待状态Tw 何时有总线周期？ 演示 2 8088的总线时序（续3） 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 只有执行IN指令才出现I/O读总线周