[第二章VHDL基本结构.pptVIP

* 2 VHDL语言设计实体的基本结构 用VHDL语言设计的电路无论规模大小，都要使用一个完整的VHDL程序结构，这个完整的程序结构称为设计实体或实体。 设计实体是指能被VHDL语言综合器所接受，并能作为独立的设计单元，以元件的形式存在的VHDL语言程序。 所谓的元件，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能模块，独立存在和运行。 VHDL硬件描述语言 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 2.1 VHDL语言设计实体的组成 VHDL语言的设计实体都由实体说明(Entity)和结构体(Architecture)两个最基本的部分组成。 实体说明部分用来描述该模块或系统的接口信息，包括端口的数目、方向和类型，其作用相当于传统设计方法中所使用的元件符号。 结构体部分则描述该模块的内部电路，对应于原理图、逻辑方程和模块的输入/输出特性。 一个设计实体可以包含一个或多个结构体，用于描述其的逻辑结构和逻辑功能。 VHDL语言设计实体的基本结构 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * VHDL设计实体的结构 VHDL语言设计实体的基本结构 一个完整的VHDL设计实体（设计文件），通常包括： ■ 实体说明（Entity） ■ 结构体（Architecture） ■ 配置（Configuration） ■ 库（Library）和程序包（Package） Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 1. VHDL设计实体的结构 VHDL语言设计实体的基本结构 库、程序包 配置 设计实体 实体说明 结构体 进程 或其他并行结构 基本结构： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * 2. 设计实体举例 【例2.1】试用VHDL语言设计一个四选一数据选择器。 VHDL语言设计实体的基本结构 数据输入： D3 D2 D1 D0 数据输出： Y 选择控制： S1 S0 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. * VHDL语言设计实体的基本结构 VHDL程序如下： LIBRARY IEEE； --IEEE库 USE IEEE.STD_LOGIC_1164.ALL； --程序包 USE IEEE.STD_LOGIC_ARITH.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； ENTITY mux41 IS --定义实体名 PORT ( S1, S0: IN STD_LOGIC； --定义输入信号 D3, D2, D1, D0: IN STD_LOGIC； Y: OUT STD_LOGIC --定义输出信号 )； END mux41； ARCHITECTURE behaveior OF mux41 IS --定义结构体名 BEGIN --逻辑功能描述 Y=D0 WHEN S1=‘0’ AND S0=‘0’ ELSE D1 WHEN S1=‘0’ AND S0=‘1’ ELSE D2 WHEN S1=‘1’ AND S0=‘