电子技术教案 第九章电子技术教案 第九章.doc

第9章 时序逻辑电路 教学重点 1. 了解寄存器的功能、基本构成和常见类型。 2. 了解数码寄存器的电路构成，理解其工作原理。 3. 了解计数器的功能及计数器的类型。 4. 掌握十进制典型集成计数器的外特性及使用。 教学难点 1．移位寄存器的工作原理和典型集成移位寄存器的引脚及应用。 2．二进制计数器、十进制计数器的电路组成和工作原理。 学时分配 序号 内 容 学 时 1 9.1寄存器 4 2 9.2计数器 4 3 技能实训：制作60s计数器 4 4 本章总学时 12 9.1 寄存器 功能：能够暂时存放二进制数据。 构成：触发器和门电路。 类型：数码寄存器和移位寄存器。 9.1.1 数码寄存器 具有接收、存储和清除原来数据的功能。 1．电路组成 为寄存器的清零端； D0~D3为寄存器的数据输入端； Q0～Q3是数据输出端。 2．工作过程 动画：寄存器的工作过程 第一步：寄存前先清零； 第二步：接收脉冲控制数据寄存，例如，D3D2D1D0=1101。 电路评价： 数码寄存器的优点是存储时间短，速度快，可用来当高速缓冲存储器。其缺点是一旦停电后，所存储的数码便全部丢失，因此数码寄存器通常用于暂存工作过程中的数据和信息，不能作为永久的存储器使用。 9.1.2 移位寄存器 不仅能寄存数码，还具有移位功能。 单向移位寄存器 （1）电路组成 各触发器J、K端均与相邻低位触发器的Q、端连接，FF0的K端串接一个非门后再与J端相连，作为接收外来数据的输入端。 （2）工作过程 动画：移位寄存器的工作过程 右移示意图 集成双向移位寄存器74LSl94 双向移位寄存器中的数码既可左移，也可右移。 （1）74LSl94的功能示意图 D0~D3是并行数据输入端； DSR是右移串行数据输入端； DSL是左移串行数据输入端； Q0~Q3是寄存器并行数据输出端； M0和M1是双向移位寄存器的控制端。 （2）74LS194逻辑功能 控制输入 输出功能 M1 M0 CP Q3Q2Q1Q0 0 × × × 清零 1 0 0 × 状态不变 1 0 1 ↑ 右移，串入并出 1 1 0 ↑ 左移，串入并出 1 1 1 ↑ 同步置数，并入并出 异步清0功能：当=0时，直接清0，寄存器各位Q3~Q0均为0，不能进行置数和移位。只有当=1时，寄存器允许工作。 右移功能：当M1=0、M0=1时，在移位控制信号CP上升沿作用时，寄存器中数码依次右移一位，且将DSR送到Q0。 左移功能：当M1=1、M0=0时，在CP上升沿作用时，寄存器中数码依次左移一位，且将DSL送到Q3。 并行置数功能：当M1=M0=1时，在CP上升沿作用时，将数据输入端数码并行送到寄存器中，使Q3Q2QlQ0= D3D2D1D0。 保持功能：当M1=M0=0时，无论有无CP作用，寄存器中内容不变。 做一做 测试74LS194逻辑功能 9.2 计数器 定义：能累计输入脉冲个数的数字电路。 应用：除直接用作计数、分频、定时外，还用于数字仪表、程序控制、计算机等领域。 种类：按计数的进位体制不同，可分为二进制、十进制和N进制计数器等； 按计数器中数值的增、减情况，可分为加法计数器、减法计数器、可逆计数器； 按计数器中各触发器状态转换时刻的不同，可分为同步计数器和异步计数器。 9.2.1 二进制计数器 在计数脉冲作用下，各触发器状态的转换按二进制数的编码规律进行计数的数字电路称为二进制计数器。 异步二进制加法计数器 核心器件是JK触发器，将JK触发器接成计数状态Qn+1=n ；计数脉冲加到最低位触发器FF0的CP端，其他触发器的CP依次受低位触发器Q端的控制。 动画：演示异步二进制加法计数器的工作过程 同步二进制加法计数器 各级触发器的CP端连在一起，受同一个时钟脉冲控制，各触发器状态翻转与时钟同步，故称同步计数器。 动画：演示同步二进制加法计数器的工作过程 电路评价： 比较同步3位二进制加法计数器和异步3位二进制加法计数器的工作波形，它们的逻辑状态完全相同，不同的是：异步计数器各触发器的状态更新是逐级进行的，工作速度较低，工作频率不能太高；而同步计数器各触发器的状态更新是同时的，减少了触发器之间的传输延时时间，提高了计数器的工作速度。 从二进制计数器的工作波形图可以看出，Q0、Q1、Q2的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍，即Q0、Q1、Q2分别对CP脉冲进行了二分频、四分频、八分频。3位二进制加法计数器，共有23=8(000～111)种状态，每输入8个计数脉冲循环一次