二、电平异步时序逻辑电路的描述.pptVIP

下载本文档

232
0
约9.67千字
约 72页
2017-01-08 发布于天津
举报
版权申诉

二、电平异步时序逻辑电路的描述.ppt

1、本文档共72页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

二、电平异步时序逻辑电路的描述

第六章异步时序逻辑电路第六章异步时序逻辑电路第六章异步时序电路组合逻辑电路数字逻辑同步时序电路逻辑电路时序逻辑电路基本模式异步时序（电平）逻辑电路脉冲模式 §6 异步时序电路 ? 特点：同步电路：电路有统一时钟，状态改变取决于时钟脉冲的触发。 ∴ 内部时延不得超过下一时钟脉冲的到达时间。异步电路：电路无统一时钟，电路状态的改变由输入信号的变化直接引起。 ∴ 速度快但设计困难 §6.1 脉冲异步时序逻辑电路一、脉冲异步时序电路的约束条件 1、输入脉冲的宽度必须保证触发器的可靠翻转。 2、输入脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。 3、不允许在两个或两个以上输入端同时出现脉冲。 6.1.1 脉冲异步逻辑电路的分析脉冲异步时序逻辑电路的分析方法和步骤 1、根据给定的时序电路，写出输出函数和激励函数的表达式。 2、将激励函数的表达式代入触发器的次态方程，列出电路的次态方程组或次态真值表。 3、根据次态方程组和输出函数表达式，求出状态表和状态图。 4、拟定一典型输入序列画出时序图，并说明电路的逻辑功能。 2、与同步电路的区别由于不允许两个或两个以上的输入端同时出现脉冲，则N个输入端只有N种情况。对触发器的时钟控制端应作为激励函数处理。 6.1.1 脉冲异步逻辑电路的分析例6.1 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.1 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.1 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.1 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.1 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.1 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.2 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.2 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.2 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.2 分析图示的脉冲异步时序逻辑电路 6.1.1 脉冲异步逻辑电路的分析例6.2 分析图示的脉冲异步时序逻辑电路二、脉冲异步时序电路分析方法举例例 6.3 分析下列异步时序电路例6.3 （1）存储电路：J-K触发器输入变量：X 输出变量：Z 状态变量：Q3、Q2、Q1 例4）（3）电路次态方程 J-K：Q+=(JQ’+K’Q)CP ∴ Q1+=Q1’(X) Q2+=Q2’(Q1’) Q3+=Q3’(Q2’) Z=XQ3’Q2’Q1’ 例4）（5）状态图例6.3 用T触发器设计一个异步模8加1计数器例6.3 用T触发器设计一个异步模8加1计数器例6.3 用T触发器设计一个异步模8加1计数器例6.3 用T触发器设计一个异步模8加1计数器例6.3 用T触发器设计一个异步模8加1计数器例6.4 用D触发器设计一个序列检测器例6.4 用D触发器设计一个序列检测器例6.4