倒计时计时器设计.docxVIP

设计任务和要求倒计时计时器的用途很广泛。它可以用做定时，控制被定时的电器的工作状态，实现定时开或者定时关，最长定时时间为999分钟。它还可以用做倒计时记数，最长记时时间为999秒，有三位数码管显示记数状态。用三个可预置数的减计数器组成三个二-十进制减计数器。用三个译码器和三个LED数码显示器，COMSS电路组成秒/分选择器。另外有控制电路，控制器随着计数器计数的状态发生改变，计时期间，用电气开关断开。当计时完毕时，用电气开关闭合。(1)用三个可预置数的减计数器组成三个二-十进制减计数器。(2)用三个译码器和三个LED数码显示器，COMSS电路组成秒/分选择器。设计的作用与目的(1) 实现定时开或者定时关，最长定时时间为999分钟。(2）用做倒计时记数，最长记时时间为999秒。倒计时计时器的设计1.倒计时计时器系统概述用时钟脉冲发生器来产生频率为1Hz的脉冲，即输出周期为1秒的方波脉冲，将该方波脉冲信号送到计数器74LS192的CP减计数脉冲端,再通过译码器74LS48把输入的8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，或者将该方波脉冲信号送到减法计数器CD40110的CP减计数脉冲端,通过计数器把8421BCD码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出，显示十进制数，然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、译码显示电路的显示。在74LS192输入端设置4个开关，通过开关的高低电平状态从而实现999秒内任意时间的倒计时。在电路中加入停止器使其倒计时到000时停止计时并且蜂鸣器响。系统设计框图如图1图1系统设计框图2. 555定时器制成多谐振荡器多谐振荡器是一种自激振荡器，接通电源后不需外加触发便能产生矩形脉冲。 我们用555定时器构成多谐振荡器的原理很简单,只要将施密特触发器的反相输出端经RC积分电路接回输入端即可。当接通电源以后,因为电容上的初始电压为0,所以输出为高电平,并开始经电阻R向电容C充电,当充到输入电压为Vi=Vt+时,输出电压跳变为低电平,电容C又经过电阻R开始放电。当放至Vi=Vt-时,输出电位又跳变为高电平,电容C重新开始充电,如此周而复始,电路便不停的振荡。振荡周期为T=T1+T2=(R1+2R2)CLn2。 3.计数器电路的原理与分析计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。本次课程设计中选用74LS192来实现要求的减法计数功能。74LS192是双时钟方式的十进制可逆计数器。74LS192其引脚排列及逻辑符号如图2图2 74LS192 管脚图UP为加计数时钟输入端CPU为进位输出：1001状态后负脉冲输出，CPD为借位输出：0000状态后负脉冲输出。D0~D3为数据输入端Q0~Q3为数据输出端74LS192 的功能表如图3：图374LS192 的功能表用三个74LS192构成的减计数器如图474LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。计数器还具有加载功能，加载后，计数器不论原先是什么值，输出为加载值。 不进行清零和加载操作，计数器一直循环计数，无所谓从哪里开始。减法计数时，0变9时，借位输出有效，从这个角度讲，可以认为从9开始，就如加计数是9变0时进位，可以认为从0开始在LD为高电平时输出端则输出为你设置的那个数。图4 减计数器74LS192输入端4个开关，可以实现999秒内任意时间的倒计时。通过开关的高低电平状态，给74LS192 置数。 J1、J2、J3、J4负责U7的置数接高电平有效低电平无效，实现百位数字0-9的调节；J5、J6、J7、J8负责U8的置数接高电平有效低电平无效，实现十位数字0-9的调节；J9、J10、J11、J12负责U9的置数接高电平有效低电平无效，实现个位数字0-9的调节；J13控制U7、U8、U9的置数端来控制置数是否有效；J14暂停器；J15压控开关，高电位时导通。4.译码器和显示管的原理与分析A:74LS47芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。74LS47其引脚排列如图5图574LS47 管脚图74LS192 的功能表如图6图674LS192 的功能表B:显示管（阴极射线管）：是将电信号转变为可见图像的电子束管。它通常是指用于显示图形、字符的电子束管。译码器和显示管如图7图7译码器和显示管5.停止器的原理与分析 通过使用与非门、非门、压控开关、和蜂鸣器实现倒计时计时器到000时停止计时，而不是进入