可控进制计数器设计与实验技术报告.docVIP

课程设计说明书 题 目：可控进制计数器设计与实验 学生姓名： 学 院：信息工程学院 班 级： 指导教师： 二○一五年九月十五日 摘 要 计数器是数字系统中应用最广泛的时序逻辑部件之一，所谓计数器就是计算输入脉冲的个数。本文设计了一个由信号控制的变进制计数器，其主要内容是通过滤波器作用，将频率为50+1kHz的模拟信号分为50Hz和1kHz的两个信号。再将两个模拟信号通过放大电路放大，又经过反向器整形转换成时钟脉冲信号，最后通过两个不同的计数器计数显示，从而确定对应的信号类型及频率。该方案用Multisim进行了仿真和测试，后又通过在实验室进行实测，进一步验证了该方案的正确性和可行性。此方案具有电路思路简单、系统可靠性高、实现容易等特点。 关键词：计数器；可控进制 ；滤波器 Abstract The counter?is one of?the most widely used?temporal logic?components?in a digital system,?the so-called?counter?is?the calculation of the input?pulse number.?This paper describes the design of a?signal from?control?variable?counter,?its main content is through the?filter,?the?frequency of?50+1kHz analog signals?into twosignals 50Hz?and 1kHz.?Then the?two analog?signal through the?amplifying circuit,and after?Schmidt trigger?into?clock pulse signal,?and finally?by?two differentcounter?display,?the corresponding frequency?so as to determine the.?The scheme?is simulated and?tested by Multisim,?and then?through the?test?in the laboratory,?further verify the?correctness and feasibility of the scheme.?This scheme has?simple?circuit,?high reliability,?the system?of?easy realization. Keywords: Counter；Controllable band；Wave filter 图2.1 设计方案框图 其设计流程框图如下图所示： 图2.2 设计流程框图 三 电路组成及工作原理 1. 两信号叠加电路 （1）仿真图两信号叠加图如图3.1所示： 图3.1 信号叠加仿真图 连接实物时两信号叠加原理图如图3.2所示： 图3.2 实物连线两信号叠加原理图 其公式说明如下： 因为，所以当时，，此时的就是后面电路的输入信号。 2.低通滤波器 低通滤波器如图3.3所示，要使低通滤波器输出的频率为50Hz，则需计算出R1和C1的参数。由有源低通滤波器截止频率公式： 又由题设知A=1时，输出频率为50Hz，即可根据上述公式算出， 即：R1=3kΩ C1=1μF 图3.3 一阶低通滤波器 3．带通滤波器 带通滤波器如图3.4所示，要使带通滤波器输出的频率为1kHz，则需计算 出R7和C的参数。由有源低通滤波器截止频率公式： 又由题设知A=0时，输出频率为1kHz，即可根据上述公式算出， 即：R7=2kΩ C=0.1μF 又由带通滤波器放大倍数公式： 由题设知，，所以可以算出，即。 当C2=C3=C=0.1μF时，R4=R7=2kΩ,R5=2R7=4kΩ 时，可以推算出R8=1.2kΩ。  图3.4 一阶带通滤波器 4.放大整形电路 其放大整形电路如图3.5所示： 图3.5 放大整形电路 该电路是将前面通过低通或者带通的信号放大整形转为时钟脉冲信号，再接入到计数器的CLK端。 5.计数器 采用置零法接，若计数器1的数码显示管能从0显示到9，则是通过低通滤波器的信号在控制；反之若计数器2的数码管能从0显