《PLD原理与EDA技术》考试卷(B).docVIP

一、单选题(每题2分，共20分。将答案填入右边括号) 1．FPGA和CPLDIC。 ( ) A.不可编程 B.RAM C.可编程 D.ROM 2．。 ( ) A.程序 B.综合 C.编译 D.汇编 3．EDA技术顶向的设计方法，是在整个设计流程中各设环节 A.分散处理 B.逐．ASIC设计全定制方法是一种基于晶体管级的，设计版图的制造方法 ( D ) A.机器 B.半自动 C.自动 D.手工．IP核具有规范的接口协议良好的可移植与( C ) A.不可下载 B.下载 C.可测试 D.不可测试 6．GAL、CPLD之类都是基于乘积项的可编程结构PAL（可编程阵列逻辑）器件构成。 A.不固定的或阵列 B.固定的或阵列 C.EEPROM D.SRAM 7．FPGA可编程资源主要来自。 ( ) A.EEPROM B.逻辑阵列块LAB C. D.LUT 8．使用BST边界扫描规范测试 ( A ) A.不必使 B.使 C.使用万用表 D.使用示波器 9．MAX II系列属类型的器。 A.SRAM B.EEPROM C.LMP_RAM D.LMP_FIFO 10．VHDL语言中，用语句????????? 表示检测到时钟clk的上升沿。 （ B ） ??????? A.? clk’event??????????????????????? B. clk’event and clk = ‘1’ ??????? C.? clk = ‘0’???????????????????????? D.? clk’event and clk = ‘0’ 二、EDA名词解释，写出下列缩写的中文（或英文）含义（每个2分， 共10分） 1．VHDL：超高速集成电路硬件描述语言 2、FPGA：现场可编程门阵列 3、RTL：寄存器传输级 4、JTAG：联合测试活动组织 5、EAB：嵌入式阵列块 三、简答题(每题5分，共15分) 1．结构体的描述方式有几种，各有什么特点？ 答：结构体的描述方式有: Structure（结构）描述、 Date Flow（数据流）描述 、Behavior Process（行为）描述 。（2分） Structure描述——描述该设计单元的硬件结构。（1分） Date Flow描述——它是类似于寄存器传输级的方式,描述数据的传输和变换。（1分） Behavior Process描述——只描述电路的功能或者电路行为（输入输出间转换的行为）。（1分） 2．解释编程与配置这两个概念？ 答：编程：基于电可擦除存储单元的EEPROM或Flash技术。CPLD一股使用此技术进行编程。CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保存。电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。 （3分） 配置：基于SRAM查找表的编程单元。编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息。大部分FPGA采用该种编程工艺。该类器件的编程一般称为配置。对于SRAM型FPGA来说，配置次数无限，且速度快；在加电时可随时更改逻辑；下载信息的保密性也不如电可擦除的编程。（2分） 3．简述层次结构设计的优点？ 答：层次化设计是一种模块化的设计方法，设计人员对设计的描述由上至下逐步展开，符合常规的思维习惯；由于顶层设计与具体的器件和工艺无关，因此易于在各种可编程逻辑器件中间进行移植。（3分） 层次化的设计方法可以使多个设计人员同时进行操作。有利于对设计任务进行合理的分配并用系统工程的方法对设计进行管理。（2分） 四、判断题(每题1分，共5分) 1．“信号”具有延迟、事件等特性，而变量则没有。 （ √ ） 2．记录类型中可以包含“存取型”和“文件型”的数据对象。 （ × ） 3．“+”和“-”运算符只能用于整形数运算，移位操作符则只能用于BIT型和BOOLEAN型的运算。 （ √ ） 4．目前，在可综合的VHDL程序中，乘方运算符（**）的右操作数可以是任意的整数。 （ × ） 5．“=”和“/=”运算比“”和””综合生成的电路规模要小。( √ ) 五、VHDL程序分析和处理(每题5分，共10分) 1．检查下程序中。 ……………………… Architecture one of sample is variable a,b,c: integer; begin c=a+b; --将“c=a+b”改成“c:=a+b”