跳频信号 FPGA频信号 FPGA.docVIP

于FPGA短波差分跳频信号发生器的设计 - 全文 来源：电子元器件应用?作者：宋国伟 张洪帅 钱2011年08月13日 15:04 0 分享 订阅 [导读]?0 引言 差分跳频(DFH)是一种新的 短波跳频 技术，它主要归结为一种G函数算法，这种G函数集跳频图案、信息调制与解调于一体。它的通信机理与常规跳频完 关键词：短波差分跳频信号发生器FPGA ? 　　0 引言 　　差分跳频(DFH)是一种新的短波跳频技术，它主要归结为一种G函数算法，这种G函数集跳频图案、信息调制与解调于一体。它的通信机理与常规跳频完全不同，较好的解决了数据速率和跟踪、干扰等问题，代表了当前短波通信的一个重要发展方向。鉴于此，在研究G函数算法原理的基础之上，重点对短波差分跳频信号的发生器进行基于FPGA的整体优化设计，并在软件和硬件环境下进行仿真与实现，从而指导工程实践。 　　采用差分跳频技术不仅改变了短波电台由于信道带宽窄、空中信道时变多径特性而导致的低速率数据传输的局面，而且极大地提高了抗跟踪干扰的能力，代表了新一代短波通信技术的发展方向。考虑到使用FPGA器件进行数字系统设计，不仅可以简化设计过程，而且可以降低整个系统的体积和成本，增加系统的可靠性，本文对短波差分跳频信号的发生器进行基于FPGA的整体设计。 　　1 G函数算法原理 　　差分跳频系统的关键技术在于G函数的实现。差分跳频G函数的特点是利用跳频频率的相关性来携带待发送的数据信息，同时所产生的频率序列具有良好的随机性和均匀性。常规的G函数表达式为： 　　 ? 　　式(1)是利用前后跳频Fn，Fn-1之间的相关性来携带数据信息Dn，如图1所示。另一种G函数算法是由前一跳的频率、m序列和数据信息Dn来决定当前的频率值Fn，如图2所示，其数学表达式为： 　　 ? 　　G是一个特定的函数，由它决定差分跳频的算法。由此可见，m序列控制的G函数算法在相邻跳变频率之间通过数据序列建立了一定的相关性，亦即相邻频率的相关性携带了待发送的数据信息，Dn可取1～4bits。 　　 ? 　　例如，当传输的数据信息Dn取2bits时，对Dn编码见表1。 　　 ? 　　设每跳传输2bits，跳频频点数为N=64时，将频率集K分成4个子集，每个子集包含16个频点，分别为K1：0～15;K2：16～31;K3：32～47;K4：48～63。 　　m序列控制跳频序列在不同的子集上跳变，控制关系如表2所示。 　　 ? 　　m序列的两位控制数可以表示为m2m1，则整个频率集肚的跳变规律描述如下： 　　设传输的数据经编码后为D2D1，当前频点为q，则下一跳频点q’为： 　　 ? 　　在满足表2控制关系的基础上，如果第刀跳与第n-2跳的频点相同，则放弃当前m序列的控制作用，将跳频子集变换，用(q’+N/4)modN代替q’的值。 　　短波差分跳频系统的信号发生器的设计#e#2 短波差分跳频系统的信号发生器的设计 　　2.1 短波差分跳频信号发生器的整体设计 　　差分跳频信号发生器的功能为根据传输信息数据、前一跳的差分跳频信号频率控制字、m序列和G函数规则产生当前跳的跳频频率控制字，由跳频的频率控制字来控制数字频率合成器，产生对应频率的数字差分跳频信号，最后通过DA转换模块变为模拟差分跳频信号输出。 　　根据差分跳频信号产生模块的功能，并结合FPGA平台的器件特性，设计的短波差分跳频信号发生器的整体结构如图3所示。 　　 ? 　　从图3可以看出差分跳频信号发生器共包含6个关键模块：DCM模块、G函数运算模块、频率控制字解析模块、数字频率合成模块、单频数字载波提取模块和DA转换模块。各模块相互协作，共同实现差分跳频系统信号发生器的功能。其中，DCM模块为其他各模块、各单元提供不同的时钟驱动;DA转换模块将数字差分跳频信号变为模拟差分跳频信号输出。其他关键模块的设计将在下一节做详细讲述。 　　2.2 短波差分跳频信号发生器的关键模块设计 　　2.2.1 G函数运算模块 　　G函数运算模块共包括5个功能单元：串并转换单元、m序列产生单元、m序列控制单元、G函数运算单元和G函数校验单元。 　　串并转换单元对输入数据进行处理，由于数据每次只有1bit输入，因此输入数据经串并转换单元后，可以变为每次传输2bits或4bits数据。 　　m序列生成单元利用多级线性反馈移位寄存器生成m序列。 　　m序列控制单元将每次选取m序列的两个最高位作为m序列控制位，控制差分跳频信号频率控制字所在的子集。 　　G函数运算单元根据G函数规则、m序列的两位控制位、传输的数据信息以及前一跳的跳频频率控制字，产生当前跳的跳频频率控制字。 　　G函数校验单元判断第n跳和n-2跳的跳频频率控制字是否相同，如果相同，则放弃当前m序列的控制作用，将